ZHCSJ67B December   2018  – January 2025 DP83825I

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     DP83825I 引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  自动协商（速度/双工选择）
      2. 6.3.2  自动 MDIX 分辨率
      3. 6.3.3  节能以太网
        1. 6.3.3.1 EEE 概述
        2. 6.3.3.2 EEE 协商
      4. 6.3.4  旧 MAC 的 EEE 不支持 802.3az
      5. 6.3.5  局域网唤醒数据包检测
        1. 6.3.5.1 魔术包结构
        2. 6.3.5.2 魔术包示例
        3. 6.3.5.3 局域网唤醒配置和状态
      6. 6.3.6  低功耗模式
        1. 6.3.6.1 主动睡眠
      7. 6.3.7  IEEE 断电
      8. 6.3.8  深度断电
      9. 6.3.9  简化媒体独立接口 (RMII)
      10. 6.3.10 RMII 中继器模式
      11. 6.3.11 串行管理接口
        1. 6.3.11.1 扩展寄存器空间访问
        2. 6.3.11.2 读取操作
        3. 6.3.11.3 写入操作
      12. 6.3.12 100BASE-TX
        1. 6.3.12.1 100BASE-TX 变送器
          1. 6.3.12.1.1 代码组编码和注入
          2. 6.3.12.1.2 扰频器
          3. 6.3.12.1.3 NRZ 到 NRZI 编码器
          4. 6.3.12.1.4 二进制到 MLT-3 转换器
        2. 6.3.12.2 100BASE-TX 接收器
      13. 6.3.13 10BASE-Te
        1. 6.3.13.1 静噪
        2. 6.3.13.2 正常链路脉冲检测和生成
        3. 6.3.13.3 Jabber
        4. 6.3.13.4 工作链路链极性检测和校正
      14. 6.3.14 环回模式
        1. 6.3.14.1 MII 环回
        2. 6.3.14.2 PCS 环回
        3. 6.3.14.3 数字环回
        4. 6.3.14.4 模拟环回
        5. 6.3.14.5 反向环回
      15. 6.3.15 BIST 配置
      16. 6.3.16 电缆诊断
        1. 6.3.16.1 TDR
        2. 6.3.16.2 快速链路丢弃功能
    4. 6.4 器件功能模式
    5. 6.5 编程
      1. 6.5.1 Strap 配置
        1. 6.5.1.1 PHY 地址配置 (strap)
    6. 6.6 器件寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
        1. 7.2.1.1 时钟要求
          1. 7.2.1.1.1 振荡器
          2. 7.2.1.1.2 晶体
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 RMII 布局指南
        2. 7.2.2.2 MDI 布局指南
        3. 7.2.2.3 TPI 网络电路
        4. 7.2.2.4 VOD 配置
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 信号布线
        2. 7.4.1.2 返回路径
        3. 7.4.1.3 变压器布局
          1. 7.4.1.3.1 变压器推荐
        4. 7.4.1.4 电容直流阻断
        5. 7.4.1.5 金属浇注
        6. 7.4.1.6 PCB 层堆叠
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

DP83825I 引脚功能

引脚 类型(1) 说明
名称 编号
TX_EN 1 复位：I，PD
激活：I，PD		 RMII 发送使能：TX_EN 为高电平有效信号，在 TX_CLK 上升沿时出现。TX_EN 表示 TX_D [1:0] 上存在有效数据输入。
50MHzOut/LED2 2 复位：I，PD，S
激活：O

RMII 主模式：50MHz 时钟输出（默认值）。

RMII 从机器模式：LED_2（默认值）。通过寄存器配置，可将该引脚配置为 GPIO。
INTR/PWRDN 3 复位：I，PU
激活：I/O，PU		 中断/断电（默认值）：该引脚的默认功能是断电。要将该引脚配置为中断，需要访问寄存器。在断电功能中，该引脚上的低电平有效信号会将器件置于断电模式。如果该引脚配置为中断引脚，则会在发生中断条件时将该引脚置位为低电平。该引脚具有带弱内部上拉电阻 (9.5kΩ) 的开漏输出。某些应用可能需要外部上拉电阻器。
LED0 4 复位：I，PD，S
激活：O		 LED0：除了指示链路状态以外，活动指示 LED 还能够指示发送与接收活动。链路正常时，LED 亮起。当发送器或接收器处于活动状态时，LED 将闪烁。通过寄存器配置，还可以将该引脚用作 GPIO。

该引脚始终为 3.3V，与 VDDIO 引脚电压无关。这是为了避免 PHY 在 1.8V VDDIO 下工作时使用外部元件。
RST_N 5 复位：I，PU
激活：I，PU		 RST_N：该引脚是低电平有效复位输入。将该引脚置位为低电平（至少 25μs），可强制执行复位过程。启动复位会引起对配置 (strap) 引脚的重新扫描，并会将 PHY 的所有内部寄存器复位为默认值。

该引脚始终为 3.3V，与 VDDIO 引脚电压无关。这是为了避免 PHY 在 1.8V VDDIO 下工作时使用外部元件。
VDDA3V3 6 电源 输入模拟电源：3.3V。如需了解去耦合电容器要求，可参阅 节 7.3 部分。
RD_M 7 A 差分接收输入 (PMD)：该等差分输入可自动配置为接受 10BASE-Te 或 100BASE-TX 特定信令模式
RD_P 8 A
GND 9 GND 接地：接地
TD_M 10 A 差分发送输出 (PMD)：对于该等差分输出，会根据为 PHY 选择的配置，自动配置为 10BASE-Te 或 100BASE-TX 信令模式。
TD_P 11 A
XO 12 A 晶体输出：基准时钟输出。XO 引脚仅用于晶振。CMOS 电平振荡器与 XI 相连时，该引脚可以悬空。
XI/50MHzIn 13 A 晶体/振荡器输入时钟

RMII 主模式：25MHz±50ppm 容差晶体或振荡器时钟

RMII 从机模式：50MHz±50ppm 容差 CMOS 级振荡器时钟
RBIAS 14 A 该引脚需要一个偏置电阻器。在 RBIAS 引脚与接地端之间连接一个 6.49kΩ±1% 容差的电阻器。
MDIO 15 复位：I，PU-10kΩ
激活：I/O，PU-10kΩ		 管理数据 I/O：双向管理数据信号（可由管理站或 PHY 提供）。该引脚具有 10kΩ 的内部上拉电阻。如有需要，可增加不超过 2.2kΩ 的外部上拉电阻
MDC 16 复位：I，PD
激活：I，PD		 管理数据时钟：MDIO 串行管理输入/输出数据的同步时钟。该时钟可以与 MAC 发送与接收时钟异步。最大时钟速率为 24MHz。没有最低时钟速率。
RX_D1 17 复位：I，PD，S
激活：O		 RMII 接收数据：对电缆上接收的符号进行解码，并且与基准时钟同步呈现在该等引脚上。RX_DV 被置为有效时，该等符号包含有效数据。
RX_D0 18 复位：I，PD，S
激活：O		 RMII 接收数据：对电缆上接收的符号进行解码，并且与基准时钟同步呈现在该等引脚上。RX_DV 被置为有效时，该等符号包含有效数据。
VDDIO 19 电源 I/O 电源：3.3V/1.8V.如需了解去耦合电容器要求，可参阅 节 7 部分。
CRS_DV 20 复位：I，PD，S
激活：O		 载波侦听/接收数据有效：该引脚结合了 RMII 载波与接收数据有效指示。
GND 21 GND 接地引脚
RX_ER 22 复位：I，PD，S
激活：O		 RMII 接收错误：该引脚指示在 RMII 模式下接收到的数据包中检测到错误符号。RX_ER 与基准时钟上升沿同步置为高电平。在 RMII 模式下，MAC 不需要该引脚，因为 PHY 会在发生接收错误时自动损坏数据。
TX_D0 23 复位：I，PD
激活：I，PD		 RMII 发送数据：从 MAC 接收的 TX_D[1:0] 与基准时钟上升沿同步。
TX_D1 24 复位：I，PD
激活：I，PD
(1) 引脚功能定义如下：
类型 I：输入
类型 O：输出
类型 I/O：输入/输出
类型 PD 或 PU：内部下拉电阻或上拉电阻
类型 S：搭接配置引脚