ZHCSJ67C December   2018  – April 2026 DP83825I

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     6
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  自动协商（速度/双工选择）
      2. 6.3.2  自动 MDIX 分辨率
      3. 6.3.3  节能以太网
        1. 6.3.3.1 EEE 概述
        2. 6.3.3.2 EEE 协商
      4. 6.3.4  旧 MAC 的 EEE 不支持 802.3az
      5. 6.3.5  局域网唤醒数据包检测
        1. 6.3.5.1 魔术包结构
        2. 6.3.5.2 魔术包示例
        3. 6.3.5.3 局域网唤醒配置和状态
      6. 6.3.6  低功耗模式
        1. 6.3.6.1 主动睡眠
      7. 6.3.7  IEEE 断电
      8. 6.3.8  深度断电
      9. 6.3.9  简化媒体独立接口 (RMII)
      10. 6.3.10 RMII 中继器模式
      11. 6.3.11 串行管理接口
        1. 6.3.11.1 扩展寄存器空间访问
        2. 6.3.11.2 读取操作
        3. 6.3.11.3 写入操作
      12. 6.3.12 100BASE-TX
        1. 6.3.12.1 100BASE-TX 变送器
          1. 6.3.12.1.1 代码组编码和注入
          2. 6.3.12.1.2 扰频器
          3. 6.3.12.1.3 NRZ 到 NRZI 编码器
          4. 6.3.12.1.4 二进制到 MLT-3 转换器
        2. 6.3.12.2 100BASE-TX 接收器
      13. 6.3.13 10BASE-Te
        1. 6.3.13.1 静噪
        2. 6.3.13.2 正常链路脉冲检测和生成
        3. 6.3.13.3 Jabber
        4. 6.3.13.4 工作链路链极性检测和校正
      14. 6.3.14 环回模式
        1. 6.3.14.1 MII 环回
        2. 6.3.14.2 PCS 环回
        3. 6.3.14.3 数字环回
        4. 6.3.14.4 模拟环回
        5. 6.3.14.5 反向环回
      15. 6.3.15 BIST 配置
      16. 6.3.16 电缆诊断
        1. 6.3.16.1 TDR
        2. 6.3.16.2 快速链路丢失功能
    4. 6.4 器件功能模式
    5. 6.5 编程
      1. 6.5.1 Strap 配置
        1. 6.5.1.1 PHY 地址配置 (strap)
  8. 7 器件寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 时钟要求
          1. 8.2.1.1.1 振荡器
          2. 8.2.1.1.2 晶体
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 RMII 布局指南
        2. 8.2.2.2 MDI 布局指南
        3. 8.2.2.3 TPI 网络电路
        4. 8.2.2.4 VOD 配置
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 信号布线
        2. 8.4.1.2 返回路径
        3. 8.4.1.3 变压器布局
          1. 8.4.1.3.1 变压器推荐
        4. 8.4.1.4 电容直流阻断
        5. 8.4.1.5 金属浇注
        6. 8.4.1.6 PCB 层堆叠
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.9 简化媒体独立接口 (RMII)

DP83825 采用 RMII 规范 v1.2 中规定的简化介质独立接口 (RMII)。该接口旨在为第 22 条中指定的 IEEE 802.3 MII 提供一种引脚数更少的替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。能够提供两种 RMII 操作：RMII 从模式和 RMII 主模式。在 RMII 主工作模式下，DP83825 通过连接 XI 引脚的 25MHz CMOS 级振荡器，或连接 XI 与 XO 引脚的 25MHz 晶体工作。50MHz 输出时钟以 DP83825 为基准，可连接到 MAC。在 RMII 从工作模式下，DP83825 由连接 XI 引脚的 50MHz CMOS 级振荡器供电，并且与 MAC 共用同一时钟。或者，在 RMII 从模式下，PHY 可通过主机 MAC 提供的 50MHz 时钟运行。

RMII 规范具有以下特性：

  • 支持 100BASE-TX 与 10BASE-Te。
  • 从 MAC 到 PHY（或来自外部源）的单个时钟基准
  • 提供独立的 2 位宽发送和接收数据路径
  • 使用与 MII 接口相同的 CMOS 信号电平

该模式下，发送与接收路径均采用 50MHz 内部基准时钟，每个时钟周期可传输两比特数据。

RMII 信号概述如 表 6-1 所示：

表 6-1 RMII 信号
功能 引脚
接收数据线 TX_D[1:0]
发送数据线 RX_D[1:0]
接收控制信号 TX_EN
发送控制信号 CRS_DV
DP83825I RMII 从信令 图 6-2 RMII 从信令
DP83825I RMII 主信令 图 6-3 RMII 主信令

TX_D[1:0] 上的数据以 XI 引脚上的时钟边沿为基准锁存在 PHY 上。对于 RX_D[1:0] 上的数据，以 XI 引脚上的时钟边沿为基准，锁存在 MAC 上。

此外，CRX_DV 可被配置为 RX_DV 信号。这样，就能够通过一种更简单的方法恢复接收数据，不需要将 RX_DV 与 CRS_DV 指示分开。