ZHCSLO4D September 2007 – November 2021 DAC5662A
PRODUCTION DATA
在双总线模式下,MODE 引脚连接到 DVDD。DAC5662A 内的两个转换器通道包括两个独立的 12 位并行数据端口。每个 DAC 通道均由其自身的一组写入(WRTA、WRTB)和时钟(CLKA、CLKB)线路进行控制。WRT 线路用于控制通道输入锁存器,而 CLK 线路用于控制 DAC 锁存器。数据首先由 WRT 线路的上升沿加载到输入锁存器中
内部数据传输要求有正确的写入和时钟输入顺序,因为实际会将两个周期相等(但相位可能不同)的时钟域输入到 DAC5662A。这取决于时钟上升沿与写入输入上升沿之间间隔时间的最低要求。这实质上意味着 CLK 上升沿必须先于 WRT 信号上升沿发生或二者同时发生。如果时钟上升沿在写入上升沿之后发生,则应保持 2ns 的最小延迟时间。注意,当时钟和写入输入在外部连接时,即满足这些条件。而且,所有规格都是在 WRT 和 CLK 线路相互连接的情况下测量得出的。