ZHCSLI3A July   2020  – July 2025 CDCE6214

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  EEPROM 特性
    6. 5.6  基准输入，单端特性
    7. 5.7  基准输入，差分特性
    8. 5.8  基准输入，晶体模式特性
    9. 5.9  通用输入特性
    10. 5.10 三电平输入特性
    11. 5.11 逻辑输出特性
    12. 5.12 锁相环特性
    13. 5.13 闭环输出抖动特性
    14. 5.14 输入和输出隔离
    15. 5.15 缓冲模式特性
    16. 5.16 PCIe 展频发生器
    17. 5.17 LVCMOS 输出特性
    18. 5.18 LP-HCSL 输出特性
    19. 5.19 LVDS 输出特性
    20. 5.20 输出同步特性
    21. 5.21 上电复位特性
    22. 5.22 与 I2C 兼容的串行接口特性
    23. 5.23 时序要求，与 I2C 兼容的串行接口
    24. 5.24 电源特性
    25. 5.25 典型特性
  7. 6 参数测量信息
    1. 6.1 基准输入
    2. 6.2 输出
    3. 6.3 串行接口
    4. 6.4 PSNR 测试
    5. 6.5 时钟连接和端接
      1. 6.5.1 基准输入
      2. 6.5.2 输出
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 基准块
        1. 7.3.1.1 零延迟模式，内部和外部路径
      2. 7.3.2 锁相环 (PLL)
        1. 7.3.2.1 PLL 配置和分频器设置
        2. 7.3.2.2 扩频时钟
        3. 7.3.2.3 数字控制振荡器和频率递增或递减 - 串行接口模式和 GPIO 模式
      3. 7.3.3 时钟分配
        1. 7.3.3.1 无毛刺运行
        2. 7.3.3.2 分频器同步
        3. 7.3.3.3 全局和单独输出使能
      4. 7.3.4 电源和电源管理
      5. 7.3.5 控制引脚
    4. 7.4 器件功能模式
      1. 7.4.1 运行模式
        1. 7.4.1.1 回退模式
        2. 7.4.1.2 引脚模式
        3. 7.4.1.3 串行接口模式
    5. 7.5 编程
      1. 7.5.1 I2C 串行接口
      2. 7.5.2 EEPROM
        1. 7.5.2.1 EEPROM - 循环冗余校验
        2. 7.5.2.2 建议的编程过程
        3. 7.5.2.3 EEPROM 访问
          1. 7.5.2.3.1 寄存器提交流程
          2. 7.5.2.3.2 直接访问流程
        4. 7.5.2.4 寄存器位到 EEPROM 映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 上电序列
      2. 8.3.2 去耦合
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 开发支持
      2. 9.1.2 器件命名规则
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

CDCE6214 RGE 封装24 引脚 VQFN顶视图图 4-1 RGE 封装24 引脚 VQFN顶视图
表 4-1 引脚功能
引脚 类型(1) 说明
名称 编号
POWER
DAP — G 裸片连接焊盘DAP 是一种电气连接，可提供散热路径。为了使器件具有适当的电气和热性能，DAP 必须连接到 PCB 接地平面。
VDD_REF 3 P 用于基准输入和数字的 1.8V、2.5V 或 3.3V 电源。
VDD_VCO 24 P 用于 PLL/VCO 的 1.8V、2.5V 或 3.3V 电源。
VDDO_12 16 P 用于 OUT1 和 OUT2 通道的 1.8V、2.5V 或 3.3V 电源
VDDO_34 15 P 用于 OUT0、OUT3 和 OUT4 通道的 1.8V、2.5V 或 3.3V 电源
输入块
HW_SW_CTRL 23 I、RPUPD EEPROM 页面的手动选择引脚（三态）。弱上拉/下拉。RPU = 50kΩ。RPD = 50kΩ。
PRIREF_P 5 I 主基准时钟。接受差分或单端输入。输入引脚需要交流耦合电容器并在差分模式下进行内部偏置。对于 LVCMOS，必须在 PRIREF_P 上提供输入，并且必须将非驱动输入引脚下拉至接地。在单端模式下会禁用差分模式的内部偏置。
PRIREF_N 6 I
REFSEL 4 I、RPUPD 基准输入的手动选择引脚（三态）。弱上拉/下拉。RPU = 50kΩ。RPD = 50kΩ。
SECREF_P 1 I 辅助外部时钟。接受差分或单端输入或 XTAL。输入引脚需要交流耦合电容器并在差分模式下进行内部偏置。对于 XTAL 输入，在 SECREF_P 和 SECREF_N 引脚之间连接晶体。SECREF_P 为 XOUT，SECREF_N 为 XIN。该器件不需要在 XOUT 上连接任何功率限制电阻器。对于 LVCMOS 输入，必须在 SECREF_P 上提供输入，并且必须将非驱动输入引脚下拉至接地。在单端和 XTAL 模式下会禁用差分模式的内部偏置。
SECREF_N 2 I
输出块
OUT0 7 O LVCMOS 输出 0。基准输入可旁路到该输出中。所有 LVCMOS 输出上均可配置输出压摆率。
OUT1_P 22 O 类似 LVDS/LP-HCSL/LVCMOS 输出对 1。具有类似 LVDS/LP-HCSL 或 2 个 LVCMOS 输出的可编程驱动器。
OUT1_N 21 O
OUT2_P 18 O 类似 LVDS/LP-HCSL 输出对 2。具有类似 LVDS/LP-HCSL 输出的可编程驱动器。
OUT2_N 17 O
OUT3_P 14 O 类似 LVDS/LP-HCSL 输出对 3。具有类似 LVDS/LP-HCSL 输出的可编程驱动器。
OUT3_N 13 O
OUT4_P 10 O 类似 LVDS/LP-HCSL/LVCMOS 输出对 4。具有类似 LVDS/LP-HCSL 或 2 个 LVCMOS 输出的可编程驱动器。
OUT4_N 9 O
数字控制/接口
GPIO1 20 I/O 状态输出或 GPIO1 输入。
GPIO4 11 I/O 状态输出或 GPIO4 输入。
PDN 8 I、RPU 器件断电/复位（低电平有效）或 SYNCN。弱上拉电阻器。RPU = 50kΩ。在输出模式下禁用上拉电阻器。
SDA/GPIO2 19 I/O I2C 串行数据（双向，开漏）或 GPIO2 输入。在 I2C 模式下需要一个连接到 VDD_REF 的外部上拉电阻器。I2C 地址从片上 EEPROM 初始化。失效防护输入。
SCL/GPIO3 12 I I2C 串行时钟或 GPIO3 输入。在 I2C 模式下需要一个连接到 VDD_REF 的外部上拉电阻器。失效防护输入。
(1) 类型：
  • G = 接地
  • P = 电源
  • I = 输入
  • I/O = 输入/输出
  • O = 输出
  • I、RPUPD = 带阻性上拉和下拉的输入
  • I、RPU = 带阻性上拉的输入
  • I/O、RPU = 带阻性上拉的输入/输出