ZHCSPR9 December   2023 AFE782H1 , AFE882H1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  时序图
    8. 5.8  典型特性：VOUT DAC
    9. 5.9  典型特性：ADC
    10. 5.10 典型特性：参考文献
    11. 5.11 典型特性：HART 调制解调器
    12. 5.12 典型特性：电源
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  数模转换器 (DAC) 概述
        1. 6.3.1.1 DAC 电阻串
        2. 6.3.1.2 DAC 缓冲器放大器
        3. 6.3.1.3 DAC 传递函数
        4. 6.3.1.4 DAC 增益和偏移校准
        5. 6.3.1.5 可编程压摆率
        6. 6.3.1.6 DAC 寄存器结构和清除状态
      2. 6.3.2  模数转换器 (ADC) 概述
        1. 6.3.2.1 ADC 操作
        2. 6.3.2.2 ADC 自定义通道序列发生器
        3. 6.3.2.3 ADC 同步
        4. 6.3.2.4 ADC 偏移校准
        5. 6.3.2.5 外部监控输入
        6. 6.3.2.6 温度传感器
        7. 6.3.2.7 自诊断多路复用器
        8. 6.3.2.8 ADC 旁路
      3. 6.3.3  可编程超限警报
        1. 6.3.3.1 基于警报的中断
        2. 6.3.3.2 警报操作配置寄存器
        3. 6.3.3.3 警报电压发生器
        4. 6.3.3.4 温度传感器警报功能
        5. 6.3.3.5 内部基准警报功能
        6. 6.3.3.6 ADC 警报功能
        7. 6.3.3.7 故障检测
      4. 6.3.4  IRQ
      5. 6.3.5  HART 接口
        1. 6.3.5.1  FIFO 缓冲器
          1. 6.3.5.1.1 FIFO 缓冲器访问
          2. 6.3.5.1.2 FIFO 缓冲器标志
        2. 6.3.5.2  HART 调制器
        3. 6.3.5.3  HART 解调器
        4. 6.3.5.4  HART 调制解调器模式
          1. 6.3.5.4.1 半双工模式
          2. 6.3.5.4.2 全双工模式
        5. 6.3.5.5  HART 调制和解调仲裁
          1. 6.3.5.5.1 HART 接收模式
          2. 6.3.5.5.2 HART 发送模式
        6. 6.3.5.6  HART 调制器时序和前导码要求
        7. 6.3.5.7  HART 解调器时序和前导码要求
        8. 6.3.5.8  HART 通信的 IRQ 配置
        9. 6.3.5.9  使用 SPI 进行 HART 通信
        10. 6.3.5.10 使用 UART 进行 HART 通信
        11. 6.3.5.11 存储器内置自检 (MBIST)
      6. 6.3.6  内部基准
      7. 6.3.7  集成精密振荡器
      8. 6.3.8  精密振荡器诊断
      9. 6.3.9  一次性可编程 (OTP) 存储器
      10. 6.3.10 GPIO
      11. 6.3.11 计时器
      12. 6.3.12 唯一芯片标识符 (ID)
      13. 6.3.13 暂存区寄存器
    4. 6.4 器件功能模式
      1. 6.4.1 DAC 断电模式
      2. 6.4.2 寄存器内置自检 (RBIST)
      3. 6.4.3 复位
    5. 6.5 编程
      1. 6.5.1 通信设置
        1. 6.5.1.1 SPI 模式
        2. 6.5.1.2 UART 模式
        3. 6.5.1.3 SPI + UART 模式
        4. 6.5.1.4 HART 功能设置选项
      2. 6.5.2 GPIO 编程
      3. 6.5.3 串行外设接口 (SPI)
        1. 6.5.3.1 SPI 帧定义
        2. 6.5.3.2 SPI 读取和写入
        3. 6.5.3.3 帧错误校验
        4. 6.5.3.4 同步
      4. 6.5.4 UART 接口
        1. 6.5.4.1 UART 中断模式 (UBM)
          1. 6.5.4.1.1 连接 FIFO 缓冲器和寄存器映射
      5. 6.5.5 状态位
      6. 6.5.6 看门狗计时器
  8. 7 寄存器映射
    1. 7.1 AFEx82H1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 多通道配置
    2. 8.2 典型应用
      1. 8.2.1 4mA 至 20mA 电流变送器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 电流环路控制
          2. 8.2.1.2.2 HART 连接
          3. 8.2.1.2.3 输入保护和整流
          4. 8.2.1.2.4 系统电流预算
        3. 8.2.1.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.5.8 HART 通信的 IRQ 配置

为了在 HART 总线上实现无错误的可靠通信，系统控制器必须及时从 AFEx82H1 检测到表 6-7 中列出的事件。如果 IRQ 信号未直接连接到系统控制器，请轮询相应的状态标志。在 UART 模式下，FIFO_H2U 自动出队功能可显著简化事件管理，并非所有事件都必须转换为 IRQ。

将 HART 调制解调器与 IRQ 配合使用时，IRQ 功能可帮助控制两个方向的通信。请通过以下步骤启用 IRQ 功能：

  1. 使用 CONFIG.IRQ_LVL 将 IRQ 配置为边沿敏感或电平敏感。另请参阅节 6.3.4。
  2. 根据相应系统的需要，通过 CONFIG.IRQ_POL 配置 IRQ 极性。另请参阅节 6.3.4。
  3. 对于仅 SPI 模式，请设置 CONFIG.IRQ_PIN_EN = 1 以在 UARTOUT 引脚上启用 IRQ 功能。此外，设置 CONFIG.UART_DIS = 1 以禁用所有 UART 功能。
  4. 对于 UBM，请使用以下两种方法之一：
    1. 设置 CONFIG.IRQ_PIN_EN = 1 以在 SDO 引脚上启用 IRQ 功能，或
    2. 设置 CONFIG.UBM_IRQ_EN = 1 以允许使用 UBM 在 UARTOUT 上发送中断。
  5. 启用 IRQ 功能后，取消屏蔽 MODEM_STATUS_MASK 寄存器中所有需要的中断信号（设置每个位 = 0）。

表 6-7 IRQ 来源和用途
AFEx82H1HART 状态 事件 MODEM_STATUS 标志 生效方法(1) 操作
接收 RTS 置为无效 CTS_DEASSERT 将 RTS 引脚切换为高电平或设置 MODEM_CFG.RTS = 0。 解调器已启用并准备好接收 HART 数据。
载波检测置为有效 CD_ASSERT 解调器检测到有效幅度的 HART 载波信号。 期望接收 HART 数据。设置所需的 FIFO_H2U 级别触发阈值。
FIFO_H2U 级别阈值触发器 FIFO_H2U_LEVEL_FLAG HART 解调器使数据自动进入 FIFO_H2U 队列。 当级别超过设置的阈值时，使数据从 FIFO_H2U 出队。
防止 FIFO_H2U 满容，以免丢失传入数据。
FIFO_H2U 已满 FIFO_H2U_FULL_FLAG HART 解调器使数据自动进入 FIFO_H2U 队列。系统控制器尚未使数据从 FIFO_H2U 出队。 关键标志。
立即使数据从 FIFO_H2U 出队以免丢失传入数据。
载波检测置为无效 CD_DEASSERT 解调器停止检测有效幅度的 HART 载波信号。 使剩余数据从 FIFO_H2U 出列。
监控空标志以确保已接收到所有数据。
FIFO_H2U 为空 FIFO_H2U_EMPTY_FLAG 系统控制器使数据从 FIFO_H2U 出队。 如果使用 UART，请等待以确保在 UARTOUT 上接收到最后一个字符。
发送 RTS 置为有效 不适用 将 RTS 引脚切换为低电平或写入设置 MODEM_CFG.RTS = 1。

等待“允许发送”确认标志。
允许发送 (CTS) CTS_ASSERT RTS 置为有效且 CD 置为无效。 调制器已启用。器件开始调制 MOD_OUT 上的载波。设置所需的 FIFO_U2H 级别触发阈值。使数据进入 FIFO_U2H 队列。调制器自动使数据从 FIFO_U2H 出队并发送 HART 数据。
FIFO_U2H 级别阈值触发器 FIFO_U2H_LEVEL_FLAG HART 调制器自动使数据从 FIFO_U2H 出队。 当级别降至低于设置的阈值时，使新数据进入 FIFO_U2H 队列。
防止 FIFO_U2H 清空以避免发送中出现间隙。
FIFO_U2H 已满 FIFO_U2H_FULL_FLAG 系统控制器使新数据进入 FIFO_U2H 队列。 关键标志。
立即停止使数据进入 FIFO_U2H 队列以免丢失 HART 数据。
FIFO_U2H 为空 FIFO_U2H_EMPTY_FLAG HART 调制器自动使数据从 FIFO_U2H 出队。系统控制器尚未使新数据进入 FIFO_U2H 队列。 位于数据包中间的关键标志。
立即使新数据进入 FIFO_U2H 队列以免发送中出现间隙。
当最后一个字符从 FIFO_U2H 出队时，请等待该字符在 MOD_OUT 上完全发送，然后再将 RTS 置为无效。
(1) 如需了解 CD、RTS、ALARM 和 IRQ 连接选项，请参阅节 6.5.1。