ZHCSPR9 December   2023 AFE782H1 , AFE882H1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  时序图
    8. 5.8  典型特性：VOUT DAC
    9. 5.9  典型特性：ADC
    10. 5.10 典型特性：参考文献
    11. 5.11 典型特性：HART 调制解调器
    12. 5.12 典型特性：电源
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  数模转换器 (DAC) 概述
        1. 6.3.1.1 DAC 电阻串
        2. 6.3.1.2 DAC 缓冲器放大器
        3. 6.3.1.3 DAC 传递函数
        4. 6.3.1.4 DAC 增益和偏移校准
        5. 6.3.1.5 可编程压摆率
        6. 6.3.1.6 DAC 寄存器结构和清除状态
      2. 6.3.2  模数转换器 (ADC) 概述
        1. 6.3.2.1 ADC 操作
        2. 6.3.2.2 ADC 自定义通道序列发生器
        3. 6.3.2.3 ADC 同步
        4. 6.3.2.4 ADC 偏移校准
        5. 6.3.2.5 外部监控输入
        6. 6.3.2.6 温度传感器
        7. 6.3.2.7 自诊断多路复用器
        8. 6.3.2.8 ADC 旁路
      3. 6.3.3  可编程超限警报
        1. 6.3.3.1 基于警报的中断
        2. 6.3.3.2 警报操作配置寄存器
        3. 6.3.3.3 警报电压发生器
        4. 6.3.3.4 温度传感器警报功能
        5. 6.3.3.5 内部基准警报功能
        6. 6.3.3.6 ADC 警报功能
        7. 6.3.3.7 故障检测
      4. 6.3.4  IRQ
      5. 6.3.5  HART 接口
        1. 6.3.5.1  FIFO 缓冲器
          1. 6.3.5.1.1 FIFO 缓冲器访问
          2. 6.3.5.1.2 FIFO 缓冲器标志
        2. 6.3.5.2  HART 调制器
        3. 6.3.5.3  HART 解调器
        4. 6.3.5.4  HART 调制解调器模式
          1. 6.3.5.4.1 半双工模式
          2. 6.3.5.4.2 全双工模式
        5. 6.3.5.5  HART 调制和解调仲裁
          1. 6.3.5.5.1 HART 接收模式
          2. 6.3.5.5.2 HART 发送模式
        6. 6.3.5.6  HART 调制器时序和前导码要求
        7. 6.3.5.7  HART 解调器时序和前导码要求
        8. 6.3.5.8  HART 通信的 IRQ 配置
        9. 6.3.5.9  使用 SPI 进行 HART 通信
        10. 6.3.5.10 使用 UART 进行 HART 通信
        11. 6.3.5.11 存储器内置自检 (MBIST)
      6. 6.3.6  内部基准
      7. 6.3.7  集成精密振荡器
      8. 6.3.8  精密振荡器诊断
      9. 6.3.9  一次性可编程 (OTP) 存储器
      10. 6.3.10 GPIO
      11. 6.3.11 计时器
      12. 6.3.12 唯一芯片标识符 (ID)
      13. 6.3.13 暂存区寄存器
    4. 6.4 器件功能模式
      1. 6.4.1 DAC 断电模式
      2. 6.4.2 寄存器内置自检 (RBIST)
      3. 6.4.3 复位
    5. 6.5 编程
      1. 6.5.1 通信设置
        1. 6.5.1.1 SPI 模式
        2. 6.5.1.2 UART 模式
        3. 6.5.1.3 SPI + UART 模式
        4. 6.5.1.4 HART 功能设置选项
      2. 6.5.2 GPIO 编程
      3. 6.5.3 串行外设接口 (SPI)
        1. 6.5.3.1 SPI 帧定义
        2. 6.5.3.2 SPI 读取和写入
        3. 6.5.3.3 帧错误校验
        4. 6.5.3.4 同步
      4. 6.5.4 UART 接口
        1. 6.5.4.1 UART 中断模式 (UBM)
          1. 6.5.4.1.1 连接 FIFO 缓冲器和寄存器映射
      5. 6.5.5 状态位
      6. 6.5.6 看门狗计时器
  8. 7 寄存器映射
    1. 7.1 AFEx82H1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 多通道配置
    2. 8.2 典型应用
      1. 8.2.1 4mA 至 20mA 电流变送器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 电流环路控制
          2. 8.2.1.2.2 HART 连接
          3. 8.2.1.2.3 输入保护和整流
          4. 8.2.1.2.4 系统电流预算
        3. 8.2.1.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.5.6 HART 调制器时序和前导码要求

一旦 CTS 响应生效，HART 调制器就会开始调制载波。如果数据在 CTS 置为有效之前进入 FIFO_U2H 队列，请确保根据表 6-7 在数据包的开头使所需的前导码字节入队。HART 接收器使用第一个字节来识别载波并正确检测第二个字符中开始位的标记 到空间 转换。或者，等待 CTS_ASSERT，并在调制器发送标记 信号期间提供适当的延迟。然后，使前导码字节和随后的数据字节进入 FIFO_U2H 队列中。监控 FIFO_U2H 的级别，并及时让新数据入队以免出现发送间隙错误。

表 6-6 载波检测和前导码
HART 要求 FIFO_U2H 状态 AFEx82H1 行为 推荐用例
发送至少 6 位时间的指定幅度的 HART 信号，以便接收器检测到载波。 FIFO_U2H 为空。 一旦 CTS 置为有效，HART 调制器就会开始发送标记 FSK 信号。 在发送第一个前导码字节之前，从 CTS 置为有效起等待至少 6 位时间。应根据使用的接口模式，计算使数据进入 FIFO_U2H 队列的时间。
FIFO_U2H 预加载有一些数据。 一旦 CTS 置为有效，HART 调制器就会开始发送 FIFO_U2H 数据。 向 FIFO_U2H 预加载一个额外的前导码字节。

根据接口模式，由于在数据路径中使用 FIFO_U2H，从 UARTIN 或 CS 引脚到 MOD_OUT 引脚之间存在延时。

在 SPI + UART 和 UBM 模式下，从 UARTIN 引脚上的停止位开始会出现约 1.5 位时间 (1.5 × tBAUDUART) 的延迟，直到数据因数据解码和同步而进入 FIFO_U2H 队列。图 6-23 展示了该时序。

GUID-20210629-CA0I-K4V2-8X9T-FJHH2XDG9CMZ-low.svg图 6-20 HART 发送开始时序图（UART 模式）

在仅 SPI 模式下，HART 发送数据通过 FIFO_U2H_WR 寄存器进入 FIFO_U2H 队列。因此，在该模式下，计算从 CS 引脚到 MOD_OUT 引脚的 HART 发送数据延时时，应考虑标准 SPI 时序。图 6-21 显示了 SPI 模式下的 HART 发送开始时序。

GUID-20230211-SS0I-RPQX-KC7W-TH0XCPGTR1SB-low.svg图 6-21 HART 发送开始时序图（SPI 模式）

HART 字符包含 11 位；因此，自数据从 FIFO_U2H 出队的那一刻起，大约会出现 11 位时间 (11 × tBAUDHART) 的延迟，直到数据在 MOD_OUT 引脚上完全发送（请参阅图 6-24）。

当传入的 UART_IN 数据与在 MOD_OUT 上发送的 HART 数据之间存在频率不匹配时，还会累积额外的延迟。如果 UART_IN 数据频率比 MOD_OUT 数据频率高 2%，则每五个 HART 字符便会累积大约 1 位时间的延迟。为解决此延时问题，每五个 HART 字符之间应增加至少 1 位时间的间隙。应让请求发送 (RTS) 保持有效状态，直到在 MOD_OUT 上完成数据发送。

GUID-20210629-CA0I-CZQQ-0BJH-7JMMG0XPGDKB-low.svg图 6-22 HART 发送结束时序图（UBM、UART + SPI 模式）