ZHCSXJ8B December   2024  – June 2025 ADC3648 , ADC3649

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 功耗
    6. 6.6  电气特性 - 直流规格
    7. 6.7  电气特性 - 交流规格 (ADC3648 - 250MSPS)
    8. 6.8  电气特性 - 交流规格 (ADC3649 - 500MSPS)
    9. 6.9  时序要求
    10. 6.10 典型特性，ADC3648
    11. 6.11 典型特性，ADC3649
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 模拟输入
        1. 8.3.1.1 奈奎斯特区域选择
        2. 8.3.1.2 模拟前端设计
      2. 8.3.2 采样时钟
      3. 8.3.3 多芯片同步
        1. 8.3.3.1 SYSREF 监测器
      4. 8.3.4 时间戳
      5. 8.3.5 超范围
      6. 8.3.6 外部电压基准
      7. 8.3.7 数字增益
      8. 8.3.8 抽取滤波器
        1. 8.3.8.1 不同的抽取率
        2. 8.3.8.2 抽取滤波器响应
        3. 8.3.8.3 抽取滤波器配置
        4. 8.3.8.4 数控振荡器 (NCO)
      9. 8.3.9 数字接口
        1. 8.3.9.1 并行 LVDS
        2. 8.3.9.2 具有抽取功能的串行 LVDS (SLVDS)
          1. 8.3.9.2.1 SLVDS - 状态位插入
        3. 8.3.9.3 输出数据格式
        4. 8.3.9.4 32 位输出分辨率
        5. 8.3.9.5 输出扰频器
        6. 8.3.9.6 输出 MUX
        7. 8.3.9.7 测试图形
    4. 8.4 器件功能模式
      1. 8.4.1 低延迟模式
      2. 8.4.2 数字通道平均
      3. 8.4.3 断电模式
    5. 8.5 编程
      1. 8.5.1 GPIO 编程
      2. 8.5.2 寄存器写入
      3. 8.5.3 寄存器读取
      4. 8.5.4 器件编程
      5. 8.5.5 寄存器映射
      6. 8.5.6 寄存器详细说明
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 宽带频谱分析仪
      2. 9.2.2 设计要求
        1. 9.2.2.1 输入信号路径
        2. 9.2.2.2 时钟
      3. 9.2.3 详细设计过程
        1. 9.2.3.1 采样时钟
      4. 9.2.4 应用性能曲线图
    3. 9.3 初始化设置
    4. 9.4 电源相关建议
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.9 时序要求

最大值和最小值是在自然通风工作温度范围和标称电源电压范围内指定的。除非另有说明，否则典型值是在 TA = 25°C、ADC 采样率 = 500MSPS、DDC 旁路模式、50% 时钟占空比、标称电源电压和 –1dBFS 差分输入条件下指定的
参数 测试条件 最小值 标称值 最大值 单位
ADC 时序规格
TAD 孔径延迟 200 ps
TA 孔径抖动 75 fs
CER 误码率 FS = 500MSPS，错误 > 256 个代码 1E-10 错误/样本
FS = 500MSPS，错误 > 512 个代码 3E-13
FS = 250MSPS，错误 > 256 个代码 1E-11
唤醒时间 退出全局断电模式后数据有效的时间（内部电压基准关闭） 3 ms
延迟：tPD + tADC + tDIG
tPD 传播延迟：采样时钟下降沿到 DCLK 上升沿 传播延迟：采样时钟下降沿到 DCLK 上升沿 1.4 + TS/4 1.7 + TS/4 2 + TS/4 ns
tADC ADC 延迟 DDR LVDS，正常模式 38 ADC 时钟周期
DDR LVDS，低延迟模式 4
时间戳：输入至 LVDS 输出 DDR LVDS 8
tDIG 数字延迟：接口和抽取 DDC 旁路 5 输出时钟周期
/2 抽取（实数或复数） 24
/4、/8 抽取（实数或复数） 49
/16.../32768 抽取（实数或复数） 50
串行编程接口（SCLK、SEN、SDIO）- 输入
fCLK(SCLK) 串行时钟频率 1 20 MHz
tSLOADS SEN 下降沿到 SCLK 上升沿的建立时间 10 ns
tSLOADH SCLK 上升沿至 SEN 下降沿的保持时间 10 ns
tDSU SDIO 至 SCLK 上升沿的建立时间 10 ns
tDH SCLK 上升沿至 SDIO 的保持时间 10 ns
串行编程接口 (SDIO) - 输出
t(OZD) SDIO 三态到被驱动 10 ns
t(ODZ) SDIO 数据到三态 14 ns
t(OD) 从 SCLK 的下降沿到 SDIO 有效 10 ns
时序：SYSREF
ts(SYSREF) 建立时间：SYSREF 有效至 CLKP/M 上升沿 100 ps
th(SYSREF) 保持时间：CLKP/M 上升沿至 SYSREF 无效 100 ps
接口时序：DDR 和 SLVDS
tDV 数据有效时间：数据转换到 DCLK 转换 FS = 500MSPS 0.465 0.68 0.905 ns
FS = 250MSPS 0.905 1.16 1.415 ns
tDI 数据无效时间：DCLK 转换到数据转换 FS = 500MSPS 0.095 0.32 0.535 ns
FS = 250MSPS 0.615 0.84 1.065 ns