ZHCSXJ8B December   2024  – June 2025 ADC3648 , ADC3649

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 功耗
    6. 6.6  电气特性 - 直流规格
    7. 6.7  电气特性 - 交流规格 (ADC3648 - 250MSPS)
    8. 6.8  电气特性 - 交流规格 (ADC3649 - 500MSPS)
    9. 6.9  时序要求
    10. 6.10 典型特性，ADC3648
    11. 6.11 典型特性，ADC3649
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 模拟输入
        1. 8.3.1.1 奈奎斯特区域选择
        2. 8.3.1.2 模拟前端设计
      2. 8.3.2 采样时钟
      3. 8.3.3 多芯片同步
        1. 8.3.3.1 SYSREF 监测器
      4. 8.3.4 时间戳
      5. 8.3.5 超范围
      6. 8.3.6 外部电压基准
      7. 8.3.7 数字增益
      8. 8.3.8 抽取滤波器
        1. 8.3.8.1 不同的抽取率
        2. 8.3.8.2 抽取滤波器响应
        3. 8.3.8.3 抽取滤波器配置
        4. 8.3.8.4 数控振荡器 (NCO)
      9. 8.3.9 数字接口
        1. 8.3.9.1 并行 LVDS
        2. 8.3.9.2 具有抽取功能的串行 LVDS (SLVDS)
          1. 8.3.9.2.1 SLVDS - 状态位插入
        3. 8.3.9.3 输出数据格式
        4. 8.3.9.4 32 位输出分辨率
        5. 8.3.9.5 输出扰频器
        6. 8.3.9.6 输出 MUX
        7. 8.3.9.7 测试图形
    4. 8.4 器件功能模式
      1. 8.4.1 低延迟模式
      2. 8.4.2 数字通道平均
      3. 8.4.3 断电模式
    5. 8.5 编程
      1. 8.5.1 GPIO 编程
      2. 8.5.2 寄存器写入
      3. 8.5.3 寄存器读取
      4. 8.5.4 器件编程
      5. 8.5.5 寄存器映射
      6. 8.5.6 寄存器详细说明
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 宽带频谱分析仪
      2. 9.2.2 设计要求
        1. 9.2.2.1 输入信号路径
        2. 9.2.2.2 时钟
      3. 9.2.3 详细设计过程
        1. 9.2.3.1 采样时钟
      4. 9.2.4 应用性能曲线图
    3. 9.3 初始化设置
    4. 9.4 电源相关建议
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.4.2 数字通道平均

该器件包括数字通道均值计算功能，有助于改善 ADC 的动态范围（请参阅图 8-70）。相同的输入信号在外部提供给两个 ADC 输入，而两个 ADC 的输出在内部进行平均处理。通过取平均值，不相关噪声（ADC 热噪声）改善了 3dB，而相关噪声（时钟路径中的抖动和基准噪声）不受影响。因此，在低输入频率下，取平均值操作可以带来接近 3dB 的改善，但在 SNR 主要受时钟抖动影响的高输入频率下，取平均值操作的效果较小。通过使用 DDC MUX 选择寄存器，可以在通道 A 或 B 的数字输出上直接输出数字平均模块的输出，也可以将其路由到数字抽取滤波器。

ADC3648 ADC3649 数字通道平均示意图图 8-70 数字通道平均示意图

通过以下寄存器写入可以启用数字均值计算功能：

表 8-15 通道 A 上 2x AVG 输出的寄存器写入示例
ADDR DATA 说明
0x162 0x04 启用复数抽取
0x163 0x02 将 <DDC0 MUX> 配置为输入“2x 平均输出 ((ChA + ChB) / 2)”
0x169 0x20 将 <NUM of DDCS> 设置为 1（单 DDC 模式）并将 <COMMON DECIMATION> 设置为 0（DDC 旁路）

数字均值计算功能每次进行 2x AVG 处理，可将不相关噪声降低 3dB，而相关噪声则不会因均值计算而改善。一些主要的噪声源是相关的，例如时钟抖动（外部或第一时钟输入缓冲器）或电源噪声，而其他噪声源（例如 ADC 热噪声和时钟分配缓冲器）则是不相关的。图 8-71 至图 8-74 展示了无内部均值计算与 2x 内部均值计算的 FFT 比较。

SNR：在接近 ADC 满量程的情况下工作时，一些 SNR 限制是抖动所致，因此 SNR 改善并未达到 3dB (2x AVG)。随着输入满量程减小，时钟抖动对 SNR 的影响变小，SNR 改善会逐渐接近每 2x AVG 提升 3dB。使用数字抽取时，可以观察到相同的现象。随着抽取因子增加，除非输入信号振幅减小，否则近端噪声（相关噪声）会逐渐占据主导。

SFDR：各 ADC 中低阶谐波 (HD2-HD5) 和 IMD3 的振幅通常相似；因此，采用均值计算带来的改善很小。

ADC3648 ADC3649 FFT - 无 AVG
SNR = 74.1dBFS FIN = 105MHz AIN = -1dBFS
图 8-71 FFT - 无 AVG
ADC3648 ADC3649 FFT - 无 AVG
SNR = 74.4dBFS FIN = 105MHz AIN = -20dBFS
图 8-73 FFT - 无 AVG
ADC3648 ADC3649 FFT - 2x AVG
SNR = 76.2dBFS FIN = 105MHz AIN = -1dBFS
图 8-72 FFT - 2x AVG
ADC3648 ADC3649 FFT - 2x AVG
SNR = 76.9dBFS FIN = 105MHz AIN = -20dBFS
图 8-74 FFT - 2x AVG