ZHCSSG9 june 2023 DAC539E4W
PRODUCTION DATA
DAC539E4W 对阈值 DAC 使用串式架构,后接比较器。节 7.2 展示了方框图中的 DAC 架构,该架构采用 1.8V 至 5.5V 电源供电。
阈值 DAC 使用以下三个基准选项之一:1.21V 的内部电压基准、MODE 引脚上的外部基准或电源。阈值 DAC 支持多个可编程输出范围。
可以使用寄存器设置来反转比较器输出。比较器输出可以是推挽式或开漏式。模拟输入可配置为高阻态或有限阻抗,以支持不同的输入范围。比较器支持使用 margin-high 和 margin-low 寄存器字段和锁存比较器实现可编程的迟滞,但 margin-high 和 margin-low 寄存器字段不会存储在 NVM 中。比较器输出可由器件在内部访问。
DAC539E4W 具有支持算术、逻辑和时序操作的可编程状态机,如图 7-1 所示。该状态机被预编程为查找表,将比较器输出映射到 DAC539E4W 的 GPO。可以使用寄存器映射来配置状态机,并且可以将参数存储在 NVM 中。状态机可以在独立模式下运行,无需连接到处理器(无处理器 运行模式)。