TIDEP0033
具有信号路径延迟补偿的 SPI 主控协议参考设计
TIDEP0033
概述
利用工业通信子系统中的可编程实时单元 (PRU-ICSS)，您无需使用 FPGA、CPLD 或 ASIC 即可支持实时关键型应用。
该参考设计介绍了如何在 PRU-ICSS 上实现具有信号路径延迟补偿的 SPI 主协议。该参考设计支持 ADS8688 SPI 时钟频率高达 16.7MHz 的 32 位通信协议。
特性
- 带可调节信号路径延迟补偿的 SPI 主协议（无需外部硬件即可实现信号路径延迟补偿）
- 频率高达 16.7MHz 的 SPI 时钟
- 支持 ADS8688 SPI 通信协议
- 自动测量已知二级响应的信号路径延迟
- 该 PRU-ICSS 固件已通过 TIDA-00164（ADS8688 和 ISO7141CC）验证，包含固件源代码、实施说明和入门说明。
我们开发的全面组装电路板仅用于测试和性能验证，不可用于销售。
设计文件和产品
设计文件
下载现成的系统文件，加快您的设计过程。
产品
在设计中包括 TI 产品和可能的替代产品。
开始开发
技术文档
= TI 精选文档
未找到结果。请清除搜索，并重试。
查看所有 2
| 类型 | 标题 | 下载最新的英文版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 设计指南 | SPI Master With Signal Path Delay Compensation on PRU-ICSS Design Guide (Rev. A) | 2015年 7月 13日 | |||
| 更多文献资料 | SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware | 2015年 6月 15日 |