SN74AUP2G08 低功耗双路双输入正与门

1 特性

- 宽工作 V_{CC} 范围为 0.8V 至 3.6V
- 低静态功耗
  （I_{CC} = 0.9 μA，最大值）
- 低动态功耗
  （C_{pd} = 4.3pF，3.3V 时的典型值）
- 低噪声 – 过冲和下冲
  < V_{CC} 的 10%
- I_{off} 支持局部关断模式运行
- 施密特触发器的运行可实现低输入转换以及输入上更好的开关噪声抗扰度
  （V_{hys} = 250mV，这是 3.3V 时的典型值）
- 3.6V 耐压 I/O 支持混合模式的信号操作
- 3.3V 时，t_{pd} = 5.9ns（最大值）
- 闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求

2 应用

- 将电源正常信号相结合
- 将使能信号相结合

3 说明


此双路双输入正与门可在 0.8V 至 3.6V V_{CC} 下运行并以正逻辑执行布尔函数 Y = A ● B。

该器件专用于使用 I_{off} 的局部断电应用。V_{CC} = 0V 时，I_{off} 电路可禁用输出，以防在器件断电时电流回流对器件造成损坏。

封装信息

器件型号	封装(1)	封装尺寸(2)	封装尺寸（标称值）(3)
SN74AUP2G08	DCU（VSSOP，8）	3.1mm × 2mm	2.3mm × 2mm
	DQE（X2SON，8）	1mm × 1.4mm	1mm × 1.4mm
	RSE（UQFN，8）	1.5mm × 1.5mm	1.5mm × 1.5mm
	YFP（DSBGA，8）	0.76mm × 1.56mm	0.76mm × 1.56mm
	YZP（DSBGA，8）	0.89mm × 1.89mm	0.89mm × 1.89mm

(1) 有关更多信息，请参阅节 11。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 本体尺寸（长 × 宽）为标称值，不包括引脚。



简化逻辑图（正逻辑）

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

内容

1 特性 1
2 应用 1
3 说明 1
4 引脚配置和功能 3
5 规格 4
5.1 绝对最大额定值 4
5.2 ESD 等级 4
5.3 建议运行条件 5
5.4 热阻特性 5
5.5 电气特性 6
5.6 开关特性 - C_L = 5pF 7
5.7 开关特性 - C_L = 10pF 7
5.8 开关特性 - C_L = 15pF 7
5.9 开关特性 - C_L = 30pF 8
5.10 工作特性 8
5.11 典型特性 8
6 参数测量信息 9
6.1 负载电路和电压波形 10
7 详细说明 11
7.1 概述 11
7.2 功能方框图 11
7.3 特性说明 11
7.4 器件功能模式 12
8 应用和实施 13
8.1 应用信息 13
8.2 典型应用 13
8.3 电源相关建议 16
8.4 布局 16
9 器件和文档支持 18
9.1 接收文档更新通知 18
9.2 支持资源 18
9.3 商标 18
9.4 静电放电警告 18
9.5 术语表 18
10 修订历史记录 18
11 机械、封装和可订购信息 18

Copyright © 2025 Texas Instruments Incorporated

4 引脚配置和功能




表 4-1. 引脚功能

引脚		类型(1)	说明
名称	编号		
1A	1	I	通道 1 逻辑输入 A
1B	2	I	通道 1 逻辑输入 B
2Y	3	O	通道 2 输出
GND	4	G	接地
2A	5	I	通道 2 逻辑输入 A
2B	6	I	通道 2 逻辑输入 B
1Y	7	O	通道 1 输出
V_{CC}	8	P	电源

(1) 信号类型：I = 输入，O = 输出，G = 地，P = 电源

Copyright © 2025 Texas Instruments Incorporated

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1)

			最小值	最大值	单位
V_{CC}	电源电压范围		-0.5	4.6	V
V_I	输入电压范围(2)		-0.5	4.6	V
V_O	在高阻抗或断电状态对任一输出施加的电压范围(2)		-0.5	4.6	V
V_O	高电平或低电平状态下的输出电压范围(2)		-0.5	V_{CC} + 0.5	V
I_{IK}	输入钳位电流	V_I < 0		-50	mA
I_{OK}	输出钳位电流	V_O < 0		-50	mA
I_O	持续输出电流			±20	mA
	通过 V_{CC} 或 GND 的持续电流			±50	mA
T_J	结温			150	°C
T_{stg}	贮存温度范围		-65	150	°C

(1) 超出*绝对最大额定值* 运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在*建议运行条件* 以外的任何其他条件下能够正常运行。如果在*建议运行条件* 之外但在*绝对最大额定值* 范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。
(2) 如果遵守输入和输出电流额定值，有可能超过输入负电压和输出电压额定值。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准(1)	±2000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准(2)	±1000	

(1) JEDEC 文档 JEP155 规定：500V HBM 可实现在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 规定：250V CDM 可实现在标准 ESD 控制流程下安全生产。

Copyright © 2025 Texas Instruments Incorporated

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)

			最小值	最大值	单位
V_{CC}	电源电压		0.8	3.6	V
V_{IH}	高电平输入电压	V_{CC} = 0.8V	V_{CC}		V
		V_{CC} = 1.1V 至 1.95V	0.65 × V_{CC}		
		V_{CC} = 2.3V 至 2.7V	1.6		
		V_{CC} = 3V 至 3.6V	2		
V_{IL}	低电平输入电压	V_{CC} = 0.8V		0	V
		V_{CC} = 1.1V 至 1.95V		0.35 × V_{CC}	
		V_{CC} = 2.3V 至 2.7V		0.7	
		V_{CC} = 3V 至 3.6V		0.9	
V_I	输入电压		0	3.6	V
V_O	输出电压		0	V_{CC}	V
I_{OH}	高电平输出电流	V_{CC} = 0.8V		-20	μA
		V_{CC} = 1.1V		-1.1	mA
		V_{CC} = 1.4V		-1.7	
		V_{CC} = 1.65V		-1.9	
		V_{CC} = 2.3V		-3.1	
		V_{CC} = 3V		-4	
I_{OL}	低电平输出电流	V_{CC} = 0.8V		20	μA
		V_{CC} = 1.1V		1.1	mA
		V_{CC} = 1.4V		1.7	
		V_{CC} = 1.65V		1.9	
		V_{CC} = 2.3V		3.1	
		V_{CC} = 3V		4	
$\Delta t/\Delta v$	输入转换上升或下降速率	V_{CC} = 0.8V 至 3.6V		200	ns/V
T_A	自然通风条件下的工作温度范围		-40	125	°C

(1) 器件的所有未使用输入必须保持在 V_{CC} 或 GND 以确保器件正常运行。请参阅 *CMOS 输入缓慢变化或悬空的影响*。

5.4 热阻特性

热指标(1)		DCU (VSSOP)	DQE (X2SON)	RSE (UQFN)	YPF (DSBGA)	YZP (DSBGA)	单位
		8 引脚	8 引脚	8 引脚	8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	227	261	253	98.8	102	°C/W

(1) 有关新旧热指标的更多信息，请参阅*半导体和 IC 封装热指标*应用报告。

Copyright © 2025 Texas Instruments Incorporated

5.5 电气特性

在自然通风条件下的建议运行温度范围内测得（除非另有说明）

参数		测试条件	V_{CC}	T_A = 25°C			T_A = -40°C 至 125°C		单位
				最小值	典型值	最大值	最小值	最大值	
V_{OH}		I_{OH} = –20 μA	0.8V 至 3.6V	V_{CC} – 0.1			V_{CC} – 0.1		V
		I_{OH} = -1.1mA	1.1V	0.75 × V_{CC}			0.7 × V_{CC}		
		I_{OH} = -1.7mA	1.4V	1.11			1.03		
		I_{OH} = -1.9mA	1.65V	1.32			1.3		
		I_{OH} = -2.3mA	2.3V	2.05			1.97		
		I_{OH} = -3.1mA		1.9			1.85		
		I_{OH} = -2.7mA	3V	2.72			2.67		
		I_{OH} = -4mA		2.6			2.55		
V_{OL}		I_{OL} = 20 μA	0.8V 至 3.6V			0.1		0.1	V
		I_{OL} = 1.1mA	1.1V			0.3 × V_{CC}		0.3 × V_{CC}	
		I_{OL} = 1.7mA	1.4V			0.31		0.37	
		I_{OL} = 1.9mA	1.65V			0.31		0.35	
		I_{OL} = 2.3mA	2.3V			0.31		0.33	
		I_{OL} = 3.1mA				0.44		0.45	
		I_{OL} = 2.7mA	3V			0.31		0.33	
		I_{OL} = 4mA				0.44		0.45	
I_I	A 或 B 输入	V_I = GND 至 3.6V	0V 至 3.6V			0.1		0.5	μA
I_{off}		V_I 或 V_O = 0V 至 3.6V	0V			0.2		1.3	μA
ΔI_{off}		V_I 或 V_O = 0V 至 3.6V	0V 至 0.2V			0.2		2	μA
I_{CC}		V_I = GND 或（V_{CC} 至 3.6V），I_O = 0	0.8V 至 3.6V			0.5		1.7	μA
ΔI_{CC}		V_I = V_{CC} – 0.6V#none#，I_O = 0	3.3V			40		50	μA
C_i		V_I = V_{CC} 或 GND	0V		1.5				pF
			3.6V		1.5				
C_o		V_O = GND	0V		3				pF

Copyright © 2025 Texas Instruments Incorporated

5.6 开关特性 - C_L = 5pF

在自然通风条件下的建议运行温度范围内测得（除非另有说明）（请参阅负载电路和电压波形节 6）

参数	从（输入）	至（输出）	V_{CC}	T_A = 25°C			T_A = -40°C 至 125°C		单位
				最小值	典型值	最大值	最小值	最大值	
t_{pd}	A 或 B	Y	0.8V		19.8				ns
			1.2V ± 0.1V	2.6	7.8	18.8	2.1	20.9	
			1.5V ± 0.1V	1.4	5.4	11.8	0.9	12.7	
			1.8V ± 0.15V	1	4.3	9	0.5	9.5	
			2.5V ± 0.2V	1	3	5.9	0.5	6.4	
			3.3V ± 0.3V	1	2.4	5.2	0.5	5.7	

5.7 开关特性 - C_L = 10pF

在自然通风条件下的建议运行温度范围内测得（除非另有说明）（请参阅负载电路和电压波形节 6）

参数	从（输入）	至（输出）	V_{CC}	T_A = 25°C			T_A = -40°C 至 125°C		单位
				最小值	典型值	最大值	最小值	最大值	
t_{pd}	A 或 B	Y	0.8V		23.1				ns
			1.2V ± 0.1V	1.5	8.9	21.1	1	22.1	
			1.5V ± 0.1V	1	6.3	13.2	0.5	13.7	
			1.8V ± 0.15V	1	5	10.1	0.5	10.6	
			2.5V ± 0.2V	1	3.6	7.4	0.5	7.9	
			3.3V ± 0.3V	1	2.9	5.5	0.5	6	

5.8 开关特性 - C_L = 15pF

在自然通风条件下的建议运行温度范围内测得（除非另有说明）（请参阅负载电路和电压波形节 6）

参数	从（输入）	至（输出）	V_{CC}	T_A = 25°C			T_A = -40°C 至 125°C		单位
				最小值	典型值	最大值	最小值	最大值	
t_{pd}	A 或 B	Y	0.8V		24.7				ns
			1.2V ± 0.1V	3.6	9.8	21.7	3.1	24.8	
			1.5V ± 0.1V	2.3	4.6	14	1.8	15.8	
			1.8V ± 0.15V	1.6	5.5	10.6	1.1	11.7	
			2.5V ± 0.2V	1	4	7	0.5	7.5	
			3.3V ± 0.3V	1	3.3	5.9	0.5	6.4	

Copyright © 2025 Texas Instruments Incorporated

5.9 开关特性 - C_L = 30pF

在自然通风条件下的建议运行温度范围内测得（除非另有说明）（请参阅负载电路和电压波形节 6）

参数	从（输入）	至（输出）	V_{CC}	T_A = 25°C			T_A = -40°C 至 125°C		单位
				最小值	典型值	最大值	最小值	最大值	
t_{pd}	A 或 B	Y	0.8V		31.8				ns
			1.2V ± 0.1V	4.9	12.6	26.3	4.4	29	
			1.5V ± 0.1V	3.4	9	16.6	2.9	20	
			1.8V ± 0.15V	2.5	7.3	12.9	2	15.7	
			2.5V ± 0.2V	1.8	5.4	8.8	1.3	11.4	
			3.3V ± 0.3V	1.5	4.5	7	1	9.5	

5.10 工作特性

T_A = 25°C

参数		测试条件	V_{CC}	典型值	单位
C_{pd}	功率耗散电容	f = 10MHz	0.8V	4	pF
			1.2V ± 0.1V	4	
			1.5V ± 0.1V	4	
			1.8V ± 0.15V	4	
			2.5V ± 0.2V	4.1	
			3.3V ± 0.3V	4.3	

5.11 典型特性




图 5-1. t_{PD} 与 V_{CC} 间的关系，15pF 负载





图 5-2. t_{PD} 与温度间的关系，1.8V、15pF 负载


Copyright © 2025 Texas Instruments Incorporated

6 参数测量信息




LOAD CIRCUIT

	V_{CC} = 0.8 V	V_{CC} = 1.2 V ± 0.1 V	V_{CC} = 1.5 V ± 0.1 V	V_{CC} = 1.8 V ± 0.15 V	V_{CC} = 2.5 V ± 0.2 V	V_{CC} = 3.3 V ± 0.3 V
C_L	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF
V_M	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$
V_I	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}



VOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES
INVERTING AND NONINVERTING OUTPUTS




VOLTAGE WAVEFORMS
SETUP AND HOLD TIMES

NOTES: A. C_L includes probe and jig capacitance.
B. All input pulses are supplied by generators having the following characteristics: PRR ≤ 10 MHz, Z_O = 50 Ω, slew rate ≥ 1 V/ns.
C. The outputs are measured one at a time, with one transition per measurement.
D. t_{PLH} and t_{PHL} are the same as t_{pd}.
E. All parameters and waveforms are not applicable to all devices.

图 6-1. 负载电路和电压波形

Copyright © 2025 Texas Instruments Incorporated


6.1 负载电路和电压波形



TEST	S1
t_{PLZ}/t_{PZL} t_{PHZ}/t_{PZH}	2 × V_{CC} GND

LOAD CIRCUIT

	V_{CC} = 0.8 V	V_{CC} = 1.2 V ± 0.1 V	V_{CC} = 1.5 V ± 0.1 V	V_{CC} = 1.8 V ± 0.15 V	V_{CC} = 2.5 V ± 0.2 V	V_{CC} = 3.3 V ± 0.3 V
C_L	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF	5, 10, 15, 30 pF
V_M	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$	$V_{CC}/2$
V_I	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}
V_Δ	0.1 V	0.1 V	0.1 V	0.15 V	0.15 V	0.3 V



VOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES
LOW- AND HIGH-LEVEL ENABLING

NOTES: A. C_L includes probe and jig capacitance.
B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
C. All input pulses are supplied by generators having the following characteristics: PRR ≤ 10 MHz, Z_O = 50 Ω, slew rate ≥ 1 V/ns.
D. The outputs are measured one at a time, with one transition per measurement.
E. t_{PLZ} and t_{PHZ} are the same as t_{dis}.
F. t_{PZL} and t_{PZH} are the same as t_{en}.
G. All parameters and waveforms are not applicable to all devices.

图 6-2. 负载电路和电压波形

Copyright © 2025 Texas Instruments Incorporated

7 详细说明


7.1 概述

AUP 系列是 TI 先进的解决方案，可满足电池供电便携式应用的低功耗要求。此系列可确保在整个 0.8V 至 3.6V 的 V_{CC} 范围内实现超低静态和动态功耗，从而延长电池的使用寿命。该产品还可以保持出色的信号完整性。

此双路双输入正与门可在 0.8V 至 3.6V V_{CC} 下运行并以正逻辑执行布尔函数 Y = A ● B。

该器件专用于使用 I_{off} 的局部断电应用。I_{off} 电路可禁用输出，以防在器件断电时电流回流对器件造成损坏。

7.2 功能方框图



7.3 特性说明

7.3.1 平衡 CMOS 推挽式输出

该器件包括平衡 CMOS 推挽输出。术语*平衡*表示器件可以灌入和拉出相似的电流。此器件的驱动能力可能在轻负载时产生快速边沿，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动的电流比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的输出功率，以避免因过流而损坏器件。必须始终遵守*绝对最大额定值*中规定的电气和热限值。

未使用的推挽 CMOS 输出必须保持断开状态。

7.3.2 CMOS 施密特触发输入

此器件包括具有施密特触发架构的输入。这些输入为高阻抗，通常建模为从输入到接地的电阻器并与输入电容并联，如*电气特性*表中所示。最坏情况下的电阻是根据*绝对最大额定值*表中给出的最大输入电压和*电气特性*表中给出的最大输入漏电流，使用欧姆定律 (R = V ÷ I) 计算得出的。

施密特触发输入架构可提供由*电气特性*表中的 ΔV_T 定义的迟滞，因而此器件能够很好地耐受慢速或高噪声输入。虽然输入的驱动速度可能比标准 CMOS 输入慢得多，但仍建议正确端接未使用的输入。用缓慢的转换信号驱动输入会增加器件的动态电流消耗。有关施密特触发输入的更多信息，请参阅*了解施密特触发*。

7.3.3 局部断电 (I_{off})

该器件包含当电源引脚保持为 0V 时禁用所有输出的电路。禁用时，无论施加的输入电压是多少，输出都不会拉出或灌入电流。每个输出端的漏电流大小由*电气特性*表中的 I_{off} 规格定义。

7.3.4 标准 CMOS 输入

此器件包括标准 CMOS 输入。标准 CMOS 输入为高阻抗，通常建模为与输入电容并联的电阻器，如*电气特性*中所示。最坏情况下的电阻是根据*绝对最大额定值*中给出的最大输入电压和*电气特性*中给出的最大输入漏电流，使用欧姆定律 (R = V ÷ I) 计算得出的。

标准 CMOS 输入要求输入信号在有效逻辑状态之间快速转换，如*建议运行条件*表中的输入转换时间或速率所定义。不符合此规范将导致功耗过大并可能导致振荡。更多详细信息，请参阅 *CMOS 输入缓慢或悬空的影响*。

在运行期间，任何时候都不要让标准 CMOS 输入悬空。未使用的输入必须在 V_{CC} 或 GND 端接。如果系统不会一直主动驱动输入，则可以添加上拉或下拉电阻器，以在这些时间段提供有效的输入电压。电阻值将取决于多种因素；但建议使用 10kΩ 电阻器，这通常可以满足所有要求。

7.3.5 钳位二极管结构

图 7-1 展示了该器件的输入和输出仅布置负钳位二极管。

Copyright © 2025 Texas Instruments Incorporated

小心

电压超出*绝对最大额定值* 表中规定的值可能会损坏器件。如果遵守输入和输出钳制电流额定值，输入和输出电压可超过额定值。




图 7-1. 每个输入和输出的钳位二极管的电气布置

7.4 器件功能模式

表 7-1. 功能表

输入		输出
A	B	Y
L	L	L
L	H	L
H	L	L
H	H	H

Copyright © 2025 Texas Instruments Incorporated

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

在该应用中，将三个 2 输入与门相组合，可达到 4 输入与门的功能，如图 8-1 所示。多个 SN74AUP2G08 用于直接控制电机控制器的 $\overline{\text{RESET}}$ 引脚。要启用控制器，需要四个输入信号都处于高电平，并且在任何一个信号变为低电平时应禁用控制器。4 输入与门功能将四个单独的复位信号组合成一个低电平有效复位信号。

(1)

8.2 典型应用




图 8-1. 典型应用框图

8.2.1 设计要求

8.2.1.1 电源注意事项

确保所需电源电压在*建议运行条件*中规定的范围内。电源电压按照*电气特性*部分中所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 SN74AUP2G08 所有输出端拉出的总电流加上最大静态电源电流 I_{CC}（在*电气特性*中列出）以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要超过*绝对最大额定值*中列出的通过 V_{CC} 的最大总电流。

地必须能够灌入的电流等于 SN74AUP2G08 所有输出端灌入的总电流加上最大电源电流 I_{CC}（在*电气特性*中列出）以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过*绝对最大额定值*中列出的通过 GND 的最大总电流。

SN74AUP2G08 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但建议不要超过 50pF。

SN74AUP2G08 可以驱动由 $R_L \geq V_O/I_O$ 描述的总电阻负载，输出电压和电流在*电气特性*表中用 V_{OH} 和 V_{OL} 定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算*中提供的信息进行计算。

可以使用*标准线性和逻辑 (SLL) 封装和器件的热特性*中提供的信息计算热增量。

小心

*绝对最大额定值*中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反*绝对最大额定值*中列出的任何值。提供这些限制是为了防止损坏器件。

Copyright © 2025 Texas Instruments Incorporated

8.2.1.2 输入注意事项

输入信号必须超过 $V_{IL(max)}$ $V_{t-(min)}$ 才能被视为逻辑低电平，超过 $V_{IH(min)}$ $V_{t+(max)}$ 才能被视为逻辑高电平。不要超过*绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SN74AUP2G08 的漏电流（如*电气特性* 中所规定）以及所需输入转换率会限制电阻值。由于这些因素，通常使用 10kΩ 的电阻值。

SN74AUP2G08 具有 CMOS 输入，因此需要进行快速输入转换才能正常工作，如*建议运行条件* 表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。

SN74AUP2G08 由于具有施密特触发输入，因而没有输入信号转换速率要求。

具有施密特触发输入的另一个优势是能够抑制噪声。振幅足够大的噪声仍然会导致问题。要了解噪声大到什么程度才是过大，请参考*电气特性* 中的 $\Delta V_{T(min)}$。此迟滞值将提供峰峰值限制。

与标准 CMOS 输入不同，施密特触发输入可以保持在任何有效值，而不会导致功耗大幅增加。将输入保持在 V_{CC} 或地电平以外的值所导致的典型附加电流绘制在*典型特性* 中。

有关此器件输入的其他信息，请参阅*特性说明* 部分。

8.2.1.3 输出注意事项

正电源电压用于产生高电平输出电压。根据*电气特性* 中 V_{OH} 规格所示，从输出端汲取电流将降低输出电压。接地电压用于产生低电平输出电压。根据*电气特性* 中 V_{OL} 规格所示，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出的其他信息，请参阅*特性说明* 部分。

Copyright © 2025 Texas Instruments Incorporated

8.2.2 详细设计过程

1. 在 V_{CC} 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近 V_{CC} 和 GND 引脚。*布局* 部分中展示了示例布局。
2. 确保输出端的容性负载 ≤ 50pF。这不是硬性限制；但是，根据设计，该限制将优化性能。这可以通过从 SN74AUP2G08 向一个或多个接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于 $(V_{CC}/I_{O(max)})\Omega$。这可防止超出*绝对最大额定值* 中的最大输出电流。大多数 CMOS 输入具有以 MΩ 为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用应用报告 *CMOS 功耗与 Cpd 计算* 中提供的步骤计算功耗和热增量。

8.2.3 应用曲线




图 8-2. 应用时序图

8.3 电源相关建议

电源可以是*建议运行条件* 中最小和最大电源电压额定值之间的任何电压。每个 V_{CC} 端子均应具有一个良好的旁路电容器，以防止功率干扰。建议为该器件使用 0.1 µF 电容器。可以并联多个旁路电容器以抑制不同的噪声频率。0.1 µF 和 1 µF 电容器通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

8.4 布局

8.4.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的全部或部分功能（例如，仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个）。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 GND 或 V_{CC}，以对逻辑功能更有意义或更方便者为准。

Copyright © 2025 Texas Instruments Incorporated

8.4.2 布局示例




图 8-3. 示例布局

9 器件和文档支持

9.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

9.3 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

9.4 静电放电警告

静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

TI 术语表	本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision E (April 2024) to Revision F (May 2025)	Page
• 将 SN74AUP2G08 工作温度更新为 125°C、并在*电气特性* 表、*建议运行条件* 表和*开关特性* 表中更新相应的值	1

Changes from Revision D (October 2010) to Revision E (April 2024)	Page
• 添加了*应用*、*封装信息* 表、*引脚功能* 表、*ESD 等级* 表、*热性能信息* 表、*典型特性*、*特性说明* 部分、*器件功能模式*、*应用和实施* 部分、*电源相关建议* 部分、*布局* 部分、*器件和文档支持* 部分以及*机械、封装和可订购信息* 部分	1
• 将自然通风条件下工作温度的最大值从 85°C 增加到 125°C	5
• 向*电气特性* 和*开关特性* 表中添加了反映 T_A = –40°C 至 125°C 时性能的列	6

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是所指定器件的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

Copyright © 2025 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74AUP2G08DCUR	Active	Production	VSSOP (DCU) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	H08R
SN74AUP2G08DCUR.B	Active	Production	VSSOP (DCU) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	H08R
SN74AUP2G08DCUR1G4	Active	Production	VSSOP (DCU) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	H08R
SN74AUP2G08DCUR1G4.B	Active	Production	VSSOP (DCU) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	H08R
SN74AUP2G08DQER	Active	Production	X2SON (DQE) | 8	5000 | LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	PR
SN74AUP2G08DQER.B	Active	Production	X2SON (DQE) | 8	5000 | LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	PR
SN74AUP2G08RSER	Active	Production	UQFN (RSE) | 8	5000 | LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	PR
SN74AUP2G08RSER.B	Active	Production	UQFN (RSE) | 8	5000 | LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	PR
SN74AUP2G08YFPR	Active	Production	DSBGA (YFP) | 8	3000 | LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	HEN
SN74AUP2G08YFPR.B	Active	Production	DSBGA (YFP) | 8	3000 | LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	HEN
SN74AUP2G08YZPR	Active	Production	DSBGA (YZP) | 8	3000 | LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	HEN
SN74AUP2G08YZPR.B	Active	Production	DSBGA (YZP) | 8	3000 | LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	HEN

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AUP2G08DCUR	VSSOP	DCU	8	3000	180.0	8.4	2.25	3.35	1.05	4.0	8.0	Q3
SN74AUP2G08DCUR1G4	VSSOP	DCU	8	3000	180.0	8.4	2.25	3.35	1.05	4.0	8.0	Q3
SN74AUP2G08DQER	X2SON	DQE	8	5000	180.0	8.4	1.2	1.6	0.55	4.0	8.0	Q1
SN74AUP2G08RSER	UQFN	RSE	8	5000	180.0	8.4	1.7	1.7	0.7	4.0	8.0	Q2
SN74AUP2G08YFPR	DSBGA	YFP	8	3000	178.0	9.2	0.9	1.75	0.6	4.0	8.0	Q1
SN74AUP2G08YZPR	DSBGA	YZP	8	3000	178.0	9.2	1.02	2.02	0.63	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AUP2G08DCUR	VSSOP	DCU	8	3000	202.0	201.0	28.0
SN74AUP2G08DCUR1G4	VSSOP	DCU	8	3000	202.0	201.0	28.0
SN74AUP2G08DQER	X2SON	DQE	8	5000	202.0	201.0	28.0
SN74AUP2G08RSER	UQFN	RSE	8	5000	202.0	201.0	28.0
SN74AUP2G08YFPR	DSBGA	YFP	8	3000	220.0	220.0	35.0
SN74AUP2G08YZPR	DSBGA	YZP	8	3000	220.0	220.0	35.0


DCU0008A




PACKAGE OUTLINE

VSSOP - 0.9 mm max height

SMALL OUTLINE PACKAGE







4225266/A 09/2014

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-187 variation CA.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 25X




SOLDER MASK DETAILS

4225266/A 09/2014

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 25X


4225266/A 09/2014

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.


PACKAGE OUTLINE

DQE0008A




X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package complies to JEDEC MO-287 variation X2EAF.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 40X




SOLDER MASK DETAILS

4225204/A 08/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).




SOLDER PASTE EXAMPLE
BASED ON 0.075 MM THICK STENCIL
SCALE: 40X

4225204/A 08/2019

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




PACKAGE OUTLINE

YFP0008

DSBGA - 0.5 mm max height


DIE SIZE BALL GRID ARRAY




4225242/A 08/2019

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 50X




SOLDER MASK DETAILS
NOT TO SCALE

4225242/A 08/2019

NOTES: (continued)

3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
   See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 50X

4225242/A 08/2019

NOTES: (continued)


4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

RSE0008A

PACKAGE OUTLINE


UQFN - 0.6 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE
SCALE:30X




SOLDER MASK DETAILS
NOT TO SCALE

4220323/B 03/2018

NOTES: (continued)

3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICKNESS
SCALE: 30X

4220323/B 03/2018

NOTES: (continued)


5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

YZP0008


DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE
SCALE:40X




SOLDER MASK DETAILS
NOT TO SCALE

4223082/A 07/2016

NOTES: (continued)

3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SNVA009 (www.ti.com/lit/snva009).



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:40X

4223082/A 07/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月