返回页首

产品详细信息

参数

Technology Family LVC VCC (Min) (V) 1.65 VCC (Max) (V) 5.5 Channels (#) 1 Inputs per channel 2 IOL (Max) (mA) 32 IOH (Max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Partial Power Down (Ioff), Over-Voltage Tolerant Inputs, Ultra High Speed (tpd <5ns) Data rate (Max) (Mbps) 100 Rating Catalog Operating temperature range (C) -40 to 125, -40 to 85 open-in-new 查找其它 与门

封装|引脚|尺寸

DSBGA (YZP) 5 2 mm² .928 x 1.428 SOT-23 (DBV) 5 5 mm² 2.926 x 1.626 SOT-23 (DBV) 5 5 mm² 2.9 x 1.6 SOT-5X3 (DRL) 5 3 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4 mm² 2 x 2.1 USON (DRY) 6 1 mm² 1.5 x 1 X2SON (DPW) 5 1 mm² .8 x .8 X2SON (DSF) 6 1 mm² 1 x 1 open-in-new 查找其它 与门

特性

  • 采用具有 0.5mm 间距的超小型 0.64mm2
    封装 (DPW)
  • 支持 5V VCC 运行
  • 输入电压高达 5.5V
  • 支持向下转换到 VCC
  • 电压为 3.3V 时,tpd 最大值为 3.6ns
  • 低功耗,ICC 最大值为 10µA
  • 电压为 3.3V 时,输出驱动为 ±24mA
  • Ioff 支持带电插入、局部关断模式和后驱动保护
  • 闩锁性能超过 100mA,
    符合 JESD 78 II 类规范
  • ESD 保护性能超过 JESD 22 规范要求
    • 2000V 人体放电模型 (A114-A)
    • 200V 机器模型 (A115-A)
    • 1000V 充电器件模型 (C101)

All trademarks are the property of their respective owners.

open-in-new 查找其它 与门

描述

按照设计,此单路双输入正与门可在 1.65V 至 5.5V VCC 电压下运行。

SN74LVC1G08 器件以正逻辑执行布尔函数或 。

CMOS 器件具有高输出驱动,同时在宽 VCC 工作范围内保持低静态功率耗散。

SN74LVC1G08 采用多种封装,包括外形尺寸为 0.8mm × 0.8mm 的超小型 DPW 封装。

open-in-new 查找其它 与门
下载

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 33
类型 标题 下载最新的英文版本 发布
* 数据表 SN74LVC1G08 单路 2 输入正与门 数据表 (Rev. Z) 下载英文版本 (Rev.Z) 2019年 8月 28日
应用手册 Optimizing HVAC Gateway Designs W/ Common Logic & Translation Voltage Use Cases 2020年 1月 14日
应用手册 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
应用手册 How to Select Little Logic 2016年 7月 26日
应用手册 Implications of Slow or Floating CMOS Inputs 2016年 6月 23日
选择指南 逻辑器件指南 2014 (Rev. AA) 下载最新的英文版本 (Rev.AB) 2014年 11月 17日
技术文章 Pitch-perfect little logic saves your assembly 2014年 4月 18日
选择指南 小尺寸逻辑器件指南 (Rev. E) 下载最新的英文版本 (Rev.G) 2012年 7月 16日
选择指南 逻辑器件指南 2009 (Rev. Z) 下载最新的英文版本 (Rev.AB) 2010年 7月 7日
解决方案指南 LOGIC Pocket Data Book 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 下载英文版本 2006年 3月 23日
应用手册 选择合适的德州仪器 (TI) 信号开关 下载最新的英文版本 (Rev.B) 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 下载英文版本 (Rev.A) 2006年 3月 23日
更多文献资料 Design Summary for WCSP Little Logic 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book 2003年 11月 14日
更多文献资料 Logic Cross-Reference 2003年 10月 7日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
更多文献资料 Military Low Voltage Solutions 2001年 4月 4日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
用户指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
$10.00
说明
灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
特性
  • 电路板设计允许进行多功能性评估
  • 支持多种逻辑器件
评估板 下载
document-generic 用户指南
$499.00
说明

The DCA1000 evaluation module (EVM) provides real-time data capture and streaming for two- and four-lane low-voltage differential signaling (LVDS) traffic from TI radar-sensor BoosterPack™ EVMs. The data can be streamed out via 1-Gbps Ethernet in real time. The data (...)

特性
  • Supports lab and mobile collection scenarios
  • Captures LVDS data from AWR/IWR radar sensors
  • Streams output in real time through 1-Gbps Ethernet
  • Controlled via onboard switches or GUI/library
评估板 下载
document-generic 用户指南
说明

DLP® LightCrafter Display 4710 EVM-G2 是一款易于使用的即插即用型评估平台,适用于全高清 DLP4710 芯片组。DLP4710 芯片组可用于多种显示应用中,例如移动投影仪(电池和交流供电)、无屏幕电视、交互式显示屏以及头戴式显示器 (HMD) 等可穿戴设备。DLP4710 芯片组由 DLP4710 (.47 1080p) 全高清 DMD、DLPC3439 显示控制器和 DLPA3005 PMIC/LED 驱动器组成。此 EVM 配有可直接用于生产的光学引擎并以小型封装提供分辨率(全高清)、亮度和编程能力的完美组合。

DLPDLCR4710EVM-G2 工具包括板、光学引擎、DMD、花线和 LED 电缆,旨在实现 16A 的最大 LED 电流。

 

特性
  • DLP4710,DLP 47 1080p 高清 DMD
  • DLPC3439,适用于 DLP4710 DMD 的数字控制器
  • DLPA3005,适用于 DLP4710 DMD 和 DLPC3439 控制器的 PMIC/LED 驱动器
  • 可直接用于生产环境的扬明光学 RGB LED 光源引擎
  • DLP4710、DLPC3439 配置和支持固件
评估板 下载
$1,146.54
说明
J6Entry、RSP 和 TDA2E-17 CPU 板 EVM 是一种评估平台,用于加快信息娱乐系统、可重新配置的数字群集或集成数字化驾驶舱以及 ADAS 应用的开发速度,并缩短其上市时间。CPU 板集成了并行摄像头接口、CAN、千兆位以太网、FPD-Link、USB3.0 和 HDMI 等主要外设。
特性
  • 2GB DDR3L
  • LP8733/LP8732 电源解决方案
  • 板载 eMMC、NAND、NOR
  • USB3、USB2、PCIe、以太网、COM8Q、CAN、MLB、MicroSD 和 HDMI 连接器
评估板 下载
$2,324.44
说明

J6Entry/RSP EVM 是一种评估平台,用于加快信息娱乐系统、可重新配置的数字群集或集成数字化驾驶舱等应用的开发速度,并缩短其上市时间。

主 CPU 板集成了以太网或 HDMI 等主要外设,而信息娱乐应用子板 (JAMR3) 和 LCD/TS 子板将补充 CPU 板,从而提供完整的系统以快速开始评估和应用开发。

特性
  • 具有电容式触控功能的 10.1" 显示
  • JAMR3 无线电调谐器应用板
  • 2GB DDR3L
  • LP8733/LP8732 电源解决方案
  • 板载 eMMC、NAND、NOR
  • USB3、USB2、PCIe、以太网、COM8Q、CAN、MLB、MicroSD 和 HDMI 连接器
评估板 下载
document-generic 用户指南
$999.00
说明

该板支持:TAS2555YZEVMTAS2557EVMTAS2559EVM。

智能放大器扬声器特性评估板与支持的 TI 智能放大器和 PurePath 控制台软件一起使用时,可让用户测量扬声器与 TI 智能放大器产品结合使用时的偏移、温度及其他参数。整个解决方案通过一套易于使用和循序渐进的流程来指导您完成整个扬声器特性评估过程。一旦特性评估完成,扬声器参数随后将自动载入到 PurePath 控制台中,以便开始进行精细调优以实现最佳音质及扬声器保护。

特性
  • 轻松快速进行扬声器的评估
  • 快速连接到 TI 智能放大器 EVM
  • 包含用于测量 SPL 的麦克风
  • 通过激光输入进行扬声器偏移测量
评估板 下载
document-generic 用户指南
$299.00
说明
SN65DSI83 EVM 是一款专为帮助客户在系统硬件中实施 SN65DSI85 而打造的 PCB。此 EVM 可用作任何采用 SN65DSI83 的实施方案的硬件参考设计。此 EVM 包括支持 DSI 输入和 LVDS 输出信号的板载连接器。  这些连接器用于将 MIPI DPHY 兼容型 DSI 源和 LVDS 面板连接至 EVM。 
特性
  • 即插即用设计
  • 两个 DSI 视频信号输入选项(QSH 型连接器和 FX 型连接器)
  • 可供 LVDS 输出信号使用的两个输出端口选项(QSH 型连接器和 I-PEX 型连接器)
  • 用于配置内部寄存器的 I2C 接口
  • SN65DSI83EVM 使用 TI 背光驱动器器件 TPS61181A 整合了 LED 背光驱动器电路
评估板 下载
document-generic 用户指南
$299.00
说明
SN65DSI83Q1EVM 是一款专为帮助客户在系统硬件中实施 SN65DSI83Q1 而打造的 PCB。此 EVM 包括支持 DSI 输入和 LVDS 输出信号的板载连接器。  这些连接器用于将 MIPI DPHY 兼容型 DSI 源和 LVDS 面板连接至 EVM。 
特性
  • 即插即用设计
  • DSI 视频信号输入选项(QSH 型连接器和 FX 型连接器)
  • 可供 LVDS 输出信号使用的输出端口选项(QSH 型连接器和 I-PEX 型连接器)
  • 用于配置内部寄存器的 I2C 接口
  • 使用 TI 背光驱动器器件 TPS61181A,引入 LED 背光驱动器电路
  • 可通过开关进行配置
评估板 下载
document-generic 用户指南
$299.00
说明
SN65DSI85 评估模块 (EVM) 是一款为帮助客户在系统硬件中实施 SN65DSI85 而打造的 PCB。此 EVM 还可用作使用 SN65DSI85 的任意实施方案的硬件参考设计。此 SN65DSI85EVM 包括 DSI 输入和 LVDS 输出信号的板载连接器。  这些连接器适用于将 MIPI DPHY 兼容的 DSI 源和 LVDS 面板连接至 EVM。 
特性
  • 即插即用设计
  • 两个 DSI 视频信号输入选项(QSH 型连接器和 FX 型连接器)
  • 可供 LVDS 输出信号使用的两个输出端口选项(QSH 型连接器和 I-PEX 型连接器)
  • 具有可配置内部寄存器的 I2C 接口
  • 使用 TI 背光驱动器器件 TPS61181A,引入 LED 背光驱动器电路
  • 可通过开关进行配置
评估板 下载
document-generic 用户指南
$299.00
说明
SN65DSI85Q1EVM 是一款专为帮助客户在系统硬件中实施 SN65DSI85Q1 而打造的 PCB。此 EVM 包括支持 DSI 输入和 LVDS 输出信号的板载连接器。这些连接器用于将 MIPI DPHY 兼容型 DSI 源和 LVDS 面板连接至 EVM。
特性
  • 即插即用设计
  • 两个 DSI 视频信号输入选项(QSH 型连接器和 FX 型连接器)
  • 可供 LVDS 输出信号使用的两个输出端口选项(QSH 型连接器和 I-PEX 型连接器)
  • 用于配置内部寄存器的 I2C 接口
  • 使用 TI 背光驱动器器件 TPS61181A,引入 LED 背光驱动器电路
  • 可通过开关进行配置
评估板 下载
document-generic 用户指南
说明
借助 TMS320DM8127 摄像机入门套件 (CSK),开发人员可立即开始评估 DM 数字媒体处理器,并开始设计无线或有线连接的数字视频应用。 DM8127 上的集成式 C674x DSP 十分适合视觉分析处理,用于增强终端设备(例如安全摄像机、车用数字录像机、运动和可穿戴摄像机、无人机、视频会议、数字标牌、立体摄像机和其他数字视频产品)的实时功能。

TMS320DM8127 摄像机入门套件 (CSK) 包含一个安装于 I/O 载板的 TMS320DM8127 处理器板插槽。该处理器板采用小型 (60mm x 44mm) 设计,包含 TMS320DM8127 器件、电源组件、存储器和 TI 的 WiLink 8 WiFi/蓝牙/BLE 模块。它旨在用作生产系统的硬件参考。该载板为通用型板,如果需要,可与其他 DM 处理器板一起使用。随附 Leopard Imaging 传感器和 SD 卡预装 IPNC 软件开发者套件中随附的演示软件可通过无线连接在数分钟内实现 1080p 压缩视频的流式传输。
特性
  • 基于 TMS320DM8127 数字媒体处理器的开发板(处理器板 60mm x 44mm 和通用载板 90mm x 90mm)
  • 集成式 WiLink8 单频带组合 2x2 MIMO WiFi、蓝牙和蓝牙智能(低能耗)模块
  • 预装于随附 SD 卡上的 Linux 4.4 LTS 内核 IPNC 软件开发套件可实现快速应用开发。
  • 具有摄像机捕捉、视频编码和无线传输等开箱即用示范
  • 通用型载板可与其他 DM 器件系列处理器板一起使用
  • 使用随附和预集成的 Leopard Imaging LI-CAM_AR0331-1.8 高分辨率摄像机快速开始捕捉 1080p 视频
评估板 下载
BeagleBone AI Tool Folder
由 BeagleBoard.org Foundation 提供
document-generic 用户指南
说明
什么是 BeagleBone® AI?

BeagleBone® AI 基于成熟的 BeagleBoard.org® 开源 Linux 方法构建,填补了小型 SBC 和功能更强大的工业计算机之间的空白。借助德州仪器 (TI) 的 Sitara™ AM5729 处理器,开发人员可充分利用 BeagleBone® Black 出色的接头和机械兼容性,轻松访问高度集成且功能强大的 SoC。BeagleBone® AI 有助于使用 Sitara 机器学习工具套件 (...)

子卡 下载
document-generic 用户指南
$499.00
说明

K2G 音频子卡旨在与 K2G 通用 EVM (EVMK2G) 结合使用,音频子卡运行需要使用 EVMK2G。子卡允许用户基于 66AKG2G02 DSP + ARM 处理器 SoC 开发多通道音频应用,如 A/V 接收器、条形音箱、汽车放大器系统和混合控制台。

特性
  • 与 K2G 通用 EVM 兼容的音频扩展
  • 八通道的模拟输入
  • 十六通道的模拟输出
  • S/PDIF 输入(光纤或同轴电缆)
  • S/PDIF 输出(同轴电缆)
  • 用于外部 I/O(HDMI 等)的 I2S 接头
开发套件 下载
document-generic 用户指南
$699.00
说明

K2G 评估模块 (EVM) 可以让开发人员直接开始评估 66AK2Gx 处理器,并加速音频、工业电机控制、智能电网保护和其他高可靠性实时计算密集型应用的开发。66AK2Gx 与基于 KeyStone 的现有 SoC 器件类似,可以让 DSP 和 ARM 内核控制系统中的所有内存和外设。此架构有助于最大限度地提高软件灵活性,并可以在其中实现以 DSP 或 ARM 为中心的系统设计。

无论是 Linux® 还是 TI-RTOS 操作系统,处理器 SDK 均支持此 EVM,而且此 EVM 采用 USB、PCIe 和千兆位以太网等主要外设。它包括板管理控制器、SD 卡槽和板载 XDS200 仿真器,便于进行软件评估和调试。对于音频应用,K2G EVM 还互连到可选的配套音频子卡 (AUDK2G)。

特性
  • 以 600MHz 运行的 66AK2G02 C66x DSP+ARM A15 处理器
  • 带 ECC 的 2GB DDR3L
  • TPS659118 PMIC
  • 音频和串行扩展头
  • 处理器 SDK Linux 和 TI-RTOS 支持
  • 支持千兆位以太网
开发套件 下载
document-generic 用户指南 document-generic 下载英文版本 (Rev.B)
$699.00
说明

EVMK2GX(也称为“K2G”)1GHz 评估模块 (EVM) 可以让开发人员迅速开始评估 66AK2Gx 处理器系列,并加速音频、工业电机控制、智能电网保护和其他高可靠性实时计算密集型应用的开发。  66AK2Gx 与基于 KeyStone 的现有 SoC (...)

特性
  • 以 1GHz 运行的 66AK2G12 C66x DSP+ARM A15 处理器
  • 带 ECC 的 2GB DDR3L
  • TPS65911A PMIC
  • 音频和串行扩展头
  • 处理器 SDK Linux 和 TI-RTOS 支持
开发套件 下载
document-generic 用户指南 document-generic 下载英文版本 (Rev.B)
$1,049.00
说明

K2G 1GHz 高安全性评估模块 (EVM) 可让开发人员开始对高安全性开发版本 66AK2Gx 处理器的编程进行评估和测试,并加快音频和工业实时应用的下一级安全引导产品开发。无论是 Linux 还是 TI-RTOS 操作系统,处理器 SDK 均支持此 EVM,而且此 EVM 可支持与 EVMK2GX 相同的特性和功能。

注意:请注意,该 EVM 需要获得购买批准以及对软件的访问权限。请使用“立即订购”表中的“申请”按钮提交请求。

特性
  • 以 1GHz 运行的 66AK2G12 C66x DSP+ARM A15 处理器
  • 带 ECC 的 2GB DDR3L
  • TPS65911A PMIC
  • 音频和串行扩展头
  • 处理器 SDK Linux 和 TI-RTOS 支持

设计工具和仿真

仿真模型 下载
SCEM167A.ZIP (42 KB) - IBIS Model
仿真模型 下载
SCEM642.ZIP (7 KB) - PSpice Model

参考设计

参考设计 下载
适用于 12 位数字转换器的可扩展 20.8GSPS 参考设计
TIDA-010128 — 此参考设计介绍采用时序交错配置射频采样模数转换器 (ADC) 的 20.8GSPS 采样系统。时序交错法是一种经实践检验可提高采样率的传统方法,然而,匹配个别 ADC 失调电压、增益和采样时间不匹配是实现性能的关键。随着采样时钟频率的增加,交错复杂性也随之增加。ADC 之间的相位匹配是实现更出色的 SFDR 和 ENOB 的关键规格之一。本参考设计通过采用简化 20.8GSPS 交错实施的 19fs 精确相位控制措施,在 ADC12DJ5200RF 上应用了无噪声孔径延迟调节功能。本参考设计基于符合 12 位系统性能要求的 LMK04828 和 LMX2594,采用了板载低噪声 JESD204B 时钟发生器。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
TIDA-010065
TIDA-010065 — 该参考设计是一种用于为隔离式放大器生成隔离电源以测量隔离电压和电流的简化架构。一个具有增强型隔离功能且完全集成的直流/直流转换器,采用 5V 输入并提供可配置的 5V 或 5.4V 输出(低压降稳压器 (LDO (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
TIDEP-01017
TIDEP-01017 级联开发套件具有两个主要用例:
  1. 要使用 MMWCAS-DSP-EVM 作为捕获卡,并通过 mmWave Studio 工具完整评估 AWR2243 四芯片级联性能,请查看 TIDEP-01012 设计指南
  2. 要使用 MMWCAS-DSP-EVM 开发雷达实时 SW 应用,请查看 TIDEP-01017 设计指南

此参考设计为级联成像雷达系统奠定了处理基础。级联雷达设备可支持前端远距离 (LRR) 波束形成应用以及角级联和侧级联雷达和传感器融合系统。此参考设计为有资质的开发人员提供了设计材料,供开发人员创建用于开发和测试 ADAS 应用的有效软件评估平台。该设计将有助于缩短基础平台的开发时间,并为多个汽车雷达前端和天线子系统提供支持。

document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
工业通信网关 PROFINET IRT 转 PROFIBUS 主设备参考设计
TIDEP-0075 — PROFINET 可实现高速度、确定性通信和企业连接,因此正在成为自动化领域领先的工业以太网协议。但是,PROFIBUS (...)
document-generic 原理图 document-generic 用户指南
参考设计 下载
适用于 AM572x 的 OPC UA 数据访问服务器参考设计
TIDEP0078 — OPC UA 是一种工业机器对机器协议,用于在根据工业 4.0 标准连接的所有机器之间实现互操作和通信。TIDEP0078 TI 设计演示了如何使用 MatrikonOPC™ OPC UA 服务器开发套件 (SDK) 利用在项目或设计中嵌入运行的 OPC UA 数据访问 (DA (...)
document-generic 原理图 document-generic 用户指南
参考设计 下载
用于针对电网应用提供瞬态保护且基于平缓钳位 TVS 的参考设计
TIDA-010008 — 该参考设计采用多种方法,使用平缓钳位浪涌保护措施、ESD 器件、电子保险丝或负载开关,来保护交流或直流模拟输入、直流模拟输出、交流或直流二进制输入、带高侧或低侧驱动器的数字输出、LCD 偏置电源、USB (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.B)
参考设计 下载
TIDA-010122
TIDA-010122 — 由于 5G 的兴起,大规模多输入多输出 (mMIMO)、相控阵雷达和通信有效载荷等应用需要进行相应的调整,由此带来了同步设计挑战,该参考设计针对这些挑战提供了解决方案。典型射频前端包括模拟域中的天线、低噪声放大器 (LNA)、混频器、本机振荡器 (LO),以及数字域中的模数转换器、数字控制振荡器 (NCO) 和数字下变频器 (DDC)。要实现总体系统同步,这些数字块需要与系统时钟进行同步。该参考设计使用 ADC12DJ3200 数据转换器,通过将片上 NCO 与 SYNC~ 进行同步获得确定性延迟,以此在多个接收器上实现小于 5ps 的通道间偏移,并使用无噪声孔径延迟调节(tAD 调节)功能来进一步减少偏移。该设计还基于 LMX2594 宽带 PLL 和 LMK04828 合成器以及抖动清除器来提供相位噪声极低的时钟解决方案。
document-generic 原理图
参考设计 下载
适用于高速示波器和宽带数字转换器的 12.8-GSPS 模拟前端参考设计
TIDA-01028 — 此参考设计提供了一个用于实现 12.8GSPS 采样率的交错射频采样模数转换器 (ADC) 的实用示例。这可通过对两个射频采样 ADC 进行时序交错来实现。交错需要在 ADC 之间进行相移,此参考设计通过 ADC12DJ3200 的无噪声孔径延迟调节(tAD 调节)功能来实现相移。此功能还可用于最大限度地减少交错 ADC 常见的失配问题:最大程度地提升 SNR、ENOB 和 SFDR 性能。此参考设计还采用了支持 JESD204B 的低相位噪声时钟树,该时钟树通过 LMX2594 宽带 PLL、LMK04828 合成器以及抖动清除器来实现。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计
TIDA-01027 — 此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移,从而使输入电流纹波最小并控制频率成分。此外,它还使用高性能 HotRodTM 封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
用于工业通信和电机控制的单芯片驱动器
TIDEP0025 此 TI 设计基于 HEIDENHAIN EnDat 2.2 标准实现适用于位置和旋转编码器的硬件接口解决方案。该平台还让设计人员可以在各类工业自动化设备中实现实时 EtherCAT 通信标准。它通过体积小、功耗低的单芯片解决方案在工业自动化、工厂自动化或工业通信等应用中为设计人员提供帮助。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.B)
参考设计 下载
适用于雷达和无线 5G 测试仪的多通道射频收发器时钟参考设计
TIDA-010131 — 相控阵雷达、无线通信测试仪和电子战等高速终端设备的模拟前端需要同步的多收发器信号链。每个收发器信号链都包括高速模数转换器 (ADC)、数模转换器 (DAC) 和时钟子系统。时钟子系统提供低噪声采样时钟,具备精细的延迟调节功能,可实现最低的通道间偏差和最佳的系统性能,如信噪比 (SNR)、无杂散动态范围 (SFDR)、IMD3 和有效位数 (ENOB) 等。此参考设计通过 AFE7444 EVM 展示了多通道 JESD204B 时钟生成和系统性能。通过高达 2.6GHz 射频的 6GSPS/3GSPS DAC/ADC 时钟实现的优于 10ps 的通道间偏差以及 SNR 和 SFDR 等系统性能与 AFE7444 数据表规格相当。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
适用于激光雷达的纳秒级激光驱动器参考设计
TIDA-01573 — 此激光雷达 (LiDAR) 参考设计展示了适用于窄脉冲应用的 LMG1020 和 LMG1025-Q1 低侧栅极驱动器。这些器件能够驱动 FET 产生功率大于 100W、脉宽小于 1.5ns 的激光脉冲。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
采用 DLP Pico 技术的紧凑型全高清 1080p(高达 16 安培)投影显示参考设计
TIDA-01226 — 此参考设计具有 DLP Pico™ 0.47 英寸 TRP 全高清 1080p 显示芯片组并在 DLP LightCrafter Display 4710 G2 评估模块 (EVM) 中实现,支持在配件投影仪、无屏幕显示、交互式显示、可穿戴设备(包括头戴式显示)、标牌、工业和医疗显示等投影显示应用中采用全高清分辨率。此参考设计中使用的芯片组由 DLP4710 (0.47 1080p) DMD、DLPC3439 显示控制器和 DLPA3005 PMIC/LED 驱动器组成。
document-generic 原理图 document-generic 用户指南
参考设计 下载
以太网/IP 通信开发平台
TIDEP0003 该开发平台面向以太网/IP 从属设备通信,使设计人员能够在多个工业自动化设备中实施以太网/IP 通信标准。它可以实现具有极少外部组件和一流低功耗性能的低占用空间设计。
document-generic 原理图
参考设计 下载
66AK2Gx DSP + ARM 处理器音频处理参考设计
TIDEP0069 — 此参考设计是基于 66AK2Gx DSP + ARM 处理器片上系统 (SoC) 和配套 AIC3106 音频编解码器的参考平台,可提供实现音频处理算法设计和演示的捷径。该音频解决方案设计包括实时应用软件,使用在 DSP 上演示音频处理块的处理器 SDK TI RTOS 软件以添加音频效果。 
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.A)
参考设计 下载
超声波流量变送器参考设计
TIDA-01486 — 该参考设计采用能够测量加工工业中使用的大型管道中水流量的超声波流量变送器。该参考设计可驱动四个脉冲最高为 2MHz、±12V 的不同的压电传感器,并且能够将其发出的超声波信号放大高达 50dB。

该参考设计利用 MSP430FR6047 微控制器 (MCU) 提供集成的超声波感应解决方案 (USS) 模块,该模块支持基于 ADC 的高速信号采集,然后使用集成式低功耗加速器 (LEA) 优化数字信号处理,从而提供高精度、超低功耗的计量解决方案。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
66AK2Gx DSP + ARM 处理器电源解决方案参考设计
TIDEP0067 — 此参考设计基于 66AK2Gx 多内核片上系统 (SoC) 处理器和配套 TPS65911 电源管理集成电路 (PMIC),该电路在单个器件中包含适用于 66AK2Gx 处理器的电源和电源定序。该电源解决方案设计还包含支持 12V 输入的第一级降压转换器和用于 DDR3L 存储器的 DDR 终端稳压器。该参考设计经过了测试,包括硬件参考 (EVM)、软件(处理器 SDK)和测试数据。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.A)
参考设计 下载
适用于 K2G 通用 EVM (GP EVM) 的 PCI Express PCB 设计注意事项参考设计
TIDEP0068 PCI-Express 具有每个通道每个方向高达 5.0 Gbps 的数据传输速率,可实现低引脚数、高可靠性和高速度,PCIe 模块包含在 TI 66AK2Gx DSP + ARM 处理器片上系统 (SoC) 中。该 PCIe PCB 设计注意事项参考设计可为 66AK2Gx 处理器 SoC 的 PCIe 部分提供最佳实践 PCB,从而帮助开发人员优化印刷电路板 (PCB) 设计。这进而使开发人员能够在 PCB 实施的第一阶段实现所需的 PCIe 信号性能,从而可以快速将精力集中在基于 K2G 处理器的应用开发和测试上。66AK2Gx 通用 EVM (EVMK2G) 用作介绍其中部分注意事项的参考。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.A)
参考设计 下载
用于在基于 66AK2Gx 的系统中提高存储器可靠性的 DDR ECC 参考设计
TIDEP0070 — 此参考设计介绍高可靠性应用(基于 66AK2Gx 多内核 DSP + ARM 处理器片上系统 (SoC))中具有纠错码 (ECC) 支持的双倍数据速率 (DDR) 存储器接口的系统注意事项。其中讨论系统接口、板硬件、软件、吞吐量性能和诊断过程,使开发人员能够快速实现基于高可靠性的解决方案。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.A)
参考设计 下载
适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计
TIDA-01023 — 高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件,支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测,具有改善的 SNR 性能,通道间偏差低于 50ps。本文对所有重要设计理论都进行了阐释说明,可指导用户完成器件选择流程和设计优化。最后,此设计还包含原理图、板布局、硬件测试和测试结果。
document-generic 原理图 document-generic 用户指南
参考设计 下载
雷达脉冲飞行时间参考设计
TIDA-00663 — 光探测和测距 (LIDAR) 系统利用光在物体之间传输所需的时间尝试测量与此目标之间的距离。TIDA-00663 参考设计展示了如何为 LIDAR 设计基于时间数字转换器 (TDC) 的时间测量后端以及相关的前端。LIDAR 脉冲飞行时间参考设计可用于无法通过建立与目标的实际接触来测量与目标之间的距离的所有应用。典型示例包括测量后勤中心的传送带上是否存在物体、在众多机械手之中确保运动的机械手周围保持安全距离。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.B)
参考设计 下载
适用于 DSO、雷达和 5G 无线测试仪的多通道 JESD204B 15GHz 时钟参考设计
TIDA-01021 — High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.A)
参考设计 下载
适用于雷达和 5G 无线测试仪的高通道数 JESD204B 菊链时钟参考设计
TIDA-01024 — 高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏斜。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测,具有改善的 SNR 性能,通道间偏斜低于 50ps。本文对所有重要设计理论都进行了阐释说明,可指导用户完成器件选择流程和设计优化。最后,此设计还包含原理图、板布局、硬件测试和测试结果。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
Ethernet Powerlink 开发平台
TIDEP0028 TIDEP0028 Ethernet Powerlink 开发平台将德州仪器 (TI) 的 AM335x Sitara 处理器系列与 Powerlink 开放媒体访问控制 (MAC) 层整合为单个片上系统 (SoC) 解决方案。TIDEP0028 面向 Ethernet Powerlink 从属设备通信,使设计人员能够对广泛的工业自动化设备实施实时 Powerlink 通信标准。此设计基于 TMDSICE3359 工业通信引擎 (ICE)。
document-generic 原理图 document-generic 用户指南
参考设计 下载
最大程度提升 SNR 和采样速率的 20 位、1MSPS 隔离器优化型数据采集参考设计
TIDA-01037 — TIDA-01037 是一款 20 位、1MSPS 隔离式模拟输入数据采集参考设计,使用两种不同隔离器器件,以最大限度地提高信号链 SNR 和采样率性能。对于需要低抖动的信号(例如 ADC 采样时钟),可使用 TI 的 ISO73xx 系列低抖动器件;而 TI 的高速 ISO78xx 系列器件则用于最大限度地提高数据采样率。通过结合这两种隔离器解决方案,可跨隔离边界最大限度地降低采样时钟抖动,使高频性能得到显著提高,并且可利用最大限度提高隔离器信号传输速率的方式提高数据吞吐量。通过使用 TI 的高级 ADC multiSPITM 和源同步功能,还可实现进一步改善。最后,说明了所有重要设计理论并展示了测量结果。
document-generic 原理图 document-generic 用户指南
参考设计 下载
适用于 DSO、雷达和 5G 无线测试系统的灵活 3.2GSPS 多通道 AFE 参考设计
TIDA-01022 — 此高速多通道数据采集参考设计可实现最佳的系统性能。系统设计人员需要考虑关键的设计参数,如高速多通道时钟生成功能的时钟抖动和偏斜(这会影响整个系统的 SNR、SFDR、通道间偏斜和确定性延迟)。此参考设计演示了一种多通道 AFE 和时钟解决方案,采用具有 JESD204B 的高速数据转换器、高速放大器、高性能时钟和低噪声电源解决方案,可实现最佳的系统性能
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
为最大程度提升 SNR 和采样速率而优化抖动的 20 位隔离式数据采集参考设计
TIDA-01035 — TIDA-01035 是一种 20 位、1 MSPS 隔离式模拟输入数据采集参考设计,演示了如何解决和优化数字隔离式数据采集系统通常所具有的性能挑战。
  • 通过有效地减轻 ADC 采样时钟跨隔离边界的抖动,显著改善高频交流信号链性能(SNR 和 THD)
  • 通过消除数字隔离器引入的传播延迟或使其降至最低,使采样率达到最大
  • 提供选项以评估使用和不使用抖动迁移技术和跳线时的性能
  • 包括详细的定时分析,详细说明隔离器的附加抖动对数据吞吐量的影响
document-generic 原理图 document-generic 用户指南
参考设计 下载
关于 AM57x 使用 OpenCL 实现 DSP 加速的蒙特卡罗模拟参考设计
TIDEP0046 TI 基于 ARM® Cortex®-A15 的高性能 AM57x 处理器还集成了 C66x DSP。这些 DSP 旨在处理工业、汽车和金融应用中通常需要的高信号和数据处理任务。AM57x OpenCL 实施方案便于用户利用 DSP 加速来执行高度计算任务,同时使用标准编程模型和语言,从而无需深度了解 DSP 架构。TIDEP0046 TI 参考设计举例说明了如何使用 DSP 加速来利用标准 C/C++ 代码生成极长的普通随机数序列。
document-generic 原理图 document-generic 用户指南
参考设计 下载
采用 TI AM57x 处理器时的电源和散热设计注意事项参考设计
TIDEP0047 此 TI 参考设计 (TIDEP0047) 是基于 AM57x 处理器和配套 TPS659037 电源管理集成电路 (PMIC) 的参考平台。此 TI 参考设计特别强调在采用 AM57x 和 TPS659037 进行系统设计时的重要功率和热设计注意事项和技术。它包括各种参考资料和文档,涵盖电源管理设计、配电网络 (PDN) 设计注意事项、热设计注意事项、预计功耗和功耗摘要。  
document-generic 原理图 document-generic 用户指南
参考设计 下载
EtherCAT 通信开发平台
TIDEP0001 该开发平台面向 EtherCAT 从属设备通信,使设计人员能够在多个工业自动化设备中实施实时 EtherCAT 通信标准。它可以实现具有极少外部组件和一流低功耗性能的低占用空间设计。
document-generic 原理图
参考设计 下载
具有集成 HIPERFACE DSL 主接口的 ARM MPU 参考设计
TIDEP0035 HIPERFACE DSL 主协议在工业通信子系统 (PRU-ICSS) 上的实现。两线接口允许位置反馈线集成到电机电缆中。完整的解决方案包括 AM437x PRU-ICSS 固件和 TIDA-00177 收发器参考设计。
document-generic 原理图 document-generic 用户指南
参考设计 下载
EnDat 2.2 系统参考设计
TIDEP0050 TIDEP0050 TI 参考设计基于 HEIDENHAIN EnDat 2.2 标准实现了适用于位置或旋转编码器的 EnDat 2.2 主协议栈和硬件接口解决方案。此设计包含 EnDat 2.2 主协议栈、使用 RS485 收发器的半双工通信以及在 Sitara AM437x 工业开发套件上实施的线路端接。此设计经过完全测试,符合 HEIDENHAIN EnDat 2.2 标准。AM437x IDK 还可与 EnDat 位置反馈一起支持工业通信和电机驱动(如 AM437x 单芯片电机控制设计指南中所述)。
document-generic 原理图 document-generic 用户指南
参考设计 下载
采用 MOSFET 的隔离式自供电交流固态继电器参考设计
TIDA-01065 — 采用 MOSFET 的隔离式自供电交流固态继电器参考设计是一种继电器替代方法,可实现高效的电源管理,适用于以低功耗方式替代标准机电式继电器。电隔离以电容方式实现,可以在恒温器和其他类似的设备中为多个继电器更换创建具成本效益且尺寸更小的解决方案。
document-generic 原理图 document-generic 用户指南
参考设计 下载
实现最高 SNR 和采样速率的 18 位、2MSPS 隔离式数据采集参考设计
TIDA-00732 该“可实现最大 SNR 和采样率的 18 位 2Msps 隔离式数据采集参考设计”演示了如何应对隔离式数据采集系统设计中的典型性能限制挑战:
  • 通过将数字隔离器引入的传播延迟降至最低,使采样率达到最大
  • 通过有效地减轻数字隔离器引入的 ADC 采样时钟抖动,使高频交流信号链性能 (SNR) 达到最大
document-generic 原理图 document-generic 用户指南
参考设计 下载
适用于变电站自动化的并行冗余协议 (PRP) 以太网参考设计
TIDEP0054 — TIDEP0054 TI 参考设计可实现高可靠性、低延迟网络通信解决方案,适用于智能电网传输和分配网络中的变电站自动化设备。它支持 IEC 62439 标准中的并行冗余协议 (PRP) 规范。此解决方案是 FPGA 方法的较低成本替代方法,可提供在无需额外组件的情况下添加 IEC 61850 支持等功能的灵活性和性能。
document-generic 原理图 document-generic 用户指南
参考设计 下载
PROFINET 通信开发平台
TIDEP0008 该开发平台面向 PROFINET 从属设备通信,使设计人员能够在多个工业自动化设备中实施 PROFINET 通信标准。它可以实现具有极少外部组件和一流低功耗性能的低占用空间设计。
document-generic 原理图 document-generic 用户指南
参考设计 下载
面向工业自动化应用的多协议工业以太网检测(采用 PRU-ICSS)参考设计
TIDEP0032 工业自动化领域的工业以太网现有 30 多种行业标准。某些成熟的实时以太网协议(如 EtherCAT、EtherNet/IP、PROFINET、Sercos III 和 PowerLink)要求对 FPGA 或 ASIC 提供专门的 MAC 硬件支持。工业通信子系统内的可编程实时单元 (PRU-ICSS) 作为 Sitara 处理器系列的硬件模块而存在,它将通过单个芯片解决方案来替代 FPGA 或 ASIC。PRU-ICSS 中的固件可用于检测工业以太网协议的类型并在运行时期间将相应的工业应用加载到 Sitara 处理器中。此 TI 设计介绍 PRU-ICSS 的多协议工业以太网协议检测固件。
document-generic 原理图 document-generic 用户指南
参考设计 下载
Sercos 3 通信开发平台
TIDEP0010 TIDEP0010 Sercos III 通信开发平台将德州仪器 (TI) 的 AM335x Sitara 处理器系列与 Sercos III 媒体访问控制 (MAC) 层整合为单个片上系统 (SoC) 解决方案。TIDEP0010 面向 Sercos III 从属设备通信,使设计人员能够对广泛的工业自动化设备实施实时 Sercos III 通信标准。此设计基于 TMDSICE3359 工业通信引擎 (ICE)。
document-generic 原理图 document-generic 用户指南
参考设计 下载
具有信号路径延迟补偿的 SPI 主控协议参考设计
TIDEP0033 借助工业通信子系统内的可编程实时单元 (PRU-ICSS),客户可支持实时关键应用而无需使用 FPGA、CPLD 或 ASIC。
此 TI 设计介绍了如何在 PRU-ICSS 上实现带信号路径延迟补偿的 SPI 主协议。它支持 SPI 时钟频率高达 16.7MHz 的 ADS8688 的 32 位通信协议。
document-generic 原理图 document-generic 用户指南
参考设计 下载
采用 TMS320C6657 实现的高效 OPUS 编解码器解决方案参考设计
TIDEP0036 TIDEP0036 参考设计演示了如何在 TMS320C6657 器件上轻松运行经 TI 优化的 Opus 编码器/解码器。由于 Opus 支持各类比特率、帧大小和采样率且均延迟极低,因而适用于语音通信、联网音频甚至高性能音频处理应用。较之 ARM 等通用处理器,此设计还通过在 DSP 上实现 Opus 编解码器来提升性能。根据通用处理器上所运行代码的优化级别,通过在 C66x TI DSP 核心上实现 Opus 编解码器即可提供 3 倍于 ARM CORTEX A-15 方案的性能。
document-generic 原理图 document-generic 用户指南
参考设计 下载
面向工业应用并且采用 PRU-ICSS 的高性能脉冲序列输出 (PTO)
TIDEP0027 面向工业应用的具有 PRU-ICSS 的 TIDEP0027 高性能脉冲序列输出 (PTO) 将德州仪器 (TI) 的 AM335x Sitara 处理器系列与 PTO 模块整合成单个片上系统 (SoC) 解决方案。此设计基于 TMDSICE3359 工业通信引擎 (ICE),但也可与其他支持 PRU-ICSS 的开发板结合使用。
document-generic 原理图 document-generic 用户指南
参考设计 下载
SDI 视频聚合参考设计
TIDA-00352 这款经过验证的参考设计是一个完整的四通道 SDI 聚合与解聚解决方案。使用一个 TLK10022 将四个同步 HD-SDI 源聚合到一条 5.94 Gbps 串行链路中。串行数据经由铜缆或光缆传输;使用另一个 TLK10022 来解聚并无缝重现原始视频内容。
document-generic 原理图 document-generic 用户指南
参考设计 下载
DisplayPort 视频 4:1 聚合参考设计
TIDA-00309 这款经过验证的参考设计是一个完整的四通道 DisplayPort 聚合与解聚解决方案。其中使用一个 TLK10022 将四个同步 DisplayPort (DP) 源一起聚合到一条 10.8 Gbps 串行链路中。串行数据经由铜缆或光缆传输,其中使用另一个 TLK10022 来解聚并无缝重现原始视频内容。
document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
DSBGA (YZP) 5 视图选项
SC70 (DCK) 5 视图选项
SON (DRY) 6 视图选项
SON (DSF) 6 视图选项
SOT-23 (DBV) 5 视图选项
SOT-5X3 (DRL) 5 视图选项
X2SON (DPW) 5 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持