TIDEP0060

使用 DSP+ARM SoC 的优化雷达系统参考设计

TIDEP0060

设计文件

概述

对于目前使用 FPGA 或 ASIC 连接到高速数据转换器、需要在缩短上市时间的同时提高性能并显著降低成本、功耗和尺寸的现代雷达系统开发人员,此参考设计包含集成了 JESD204B 接口和数字前端 (DFE) 处理功能的首个广泛可用的处理器。连接到 ADC14X250 和 DAC38J84 可为航空电子和国防应用(如雷达、电子战、计算平台和应答器)提供有效的解决方案。

特性
  • 信号处理器易于通过 JESD204B 集成到数据转换器
  • 连接到 ADC14X250 时,对单个 100MHz 通道进行采样
  • 适用于滤波、下采样或上采样的 DFE 处理;用于减轻计算密集型 2D FFT 运算负载(可实现低延迟和高精度)的 FFTC 硬件加速器
  • 附加了 JESD 的宽带采样信号处理解决方案,包含数字信号处理器 (DSP)、ADC 和 DAC 板、演示软件、配置 GUI 和入门指南
  • 强大的演示和开发平台,包括三个 EVM、一个确定性延迟卡、原理图、BOM、用户指南、基准、软件和演示
??image.gallery.download_zh_CN?? 观看带字幕的视频 视频

我们开发的全面组装电路板仅用于测试和性能验证,不可用于销售。

设计文件和产品

设计文件

下载现成的系统文件,加快您的设计过程。

TIDUB89.PDF (2777 K)

参考设计概述和经过验证的性能测试数据

TIDRKG3.PDF (1357 K)

设计布局和元件的详细原理图

TIDRKG4.PDF (100 K)

设计元件、引用标识符和制造商/器件型号的完整列表

TIDRKG5.ZIP (2281 K)

IC 元件的 3D 模型和 2D 图纸使用的文件

TIDRKG6.ZIP (4391 K)

IC 元件的 3D 模型和 2D 图纸使用的文件

产品

在设计中包括 TI 产品和可能的替代产品。

数字信号处理器 (DSP)

66AK2L06多核 DSP+ARM KeyStone II 片上系统 (SoC)

数据表: PDF
时钟抖动清除器

LMK04828具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器

数据表: PDF | HTML
高速 ADC (≥10MSPS)

ADC14X25014 位、250MSPS 模数转换器 (ADC)

数据表: PDF | HTML
高速 DAC (> 10MSPS)

DAC38J84四通道 16 位 2.5GSPS 1x-16x 内插数模转换器 (DAC)

数据表: PDF

技术文档

star
= TI 精选文档
未找到结果。请清除搜索,并重试。
查看所有 4
类型 标题 下载最新的英文版本 日期
* 白皮书 Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce 2015年 12月 17日
* 设计指南 Optimized Radar System Design Using a DSP+ARM SoC and ADC14X250 Design Guide 2015年 12月 8日
应用手册 66AK2L06 JESD Attachment to ADC14X250/DAC38J84 (Rev. A) 2016年 6月 24日
产品概述 66AK2L06 SoC Product Bulletin 2015年 4月 15日

相关设计资源

软件开发

软件开发套件 (SDK)
BIOSLINUXMCSDK 用于 C66x、C647x、C645x 处理器的 SYS/BIOS 和 Linux 多核软件开发套件 (MCSDK) PROCESSOR-SDK-K2L 适用于 66AK2LX 处理器的处理器 SDK - 支持 Linux 和 TI-RTOS RFSDK RF 软件开发者套件 (RFSDK)

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

查看所有论坛主题
查看英文版所有论坛主题

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频