ZHCSQO4A December   2022  – July 2023 TPS65220

PRODUCTION DATA  

1.   1
2. 1 特性
3. 2 应用
4. 3 说明
5. 4 修订历史记录
6. 5 引脚配置和功能
7. 6 规格
   1. 6.1  绝对最大额定值
   2. 6.2  ESD 等级
   3. 6.3  建议运行条件
   4. 6.4  热性能信息
   5. 6.5  系统控制阈值
   6. 6.6  BUCK1 转换器
   7. 6.7  BUCK2、BUCK3 转换器
   8. 6.8  通用 LDO（LDO1、LDO2）
   9. 6.9  通用 LDO（LDO3、LDO4）
   10. 6.10 GPIO 和多功能引脚（EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR）
   11. 6.11 电压和温度监测器
   12. 6.12 I2C 接口
   13. 6.13 典型特性
8. 7 详细说明
   1. 7.1 概述
   2. 7.2 功能方框图
   3. 7.3 特性说明
      1. 7.3.1  上电时序
      2. 7.3.2  断电时序
      3. 7.3.3  按钮和使能输入 (EN/PB/VSENSE)
      4. 7.3.4  复位到 SoC (nRSTOUT)
      5. 7.3.5  降压转换器（Buck1、Buck2 和 Buck3）
         1. 7.3.5.1 双随机展频 (DRSS)
      6. 7.3.6  线性稳压器（LDO1 至 LDO4）
      7. 7.3.7  中断引脚 (nINT)
      8. 7.3.8  PWM/PFM 和低功耗模式 (MODE/STBY)
      9. 7.3.9  PWM/PFM 和复位 (MODE/RESET)
      10. 7.3.10 电压选择引脚 (VSEL_SD/VSEL_DDR)
      11. 7.3.11 通用输入或输出（GPO1、GPO2 和 GPIO）
      12. 7.3.12 与 I2C 兼容的接口
          1. 7.3.12.1 数据有效性
          2. 7.3.12.2 启动和停止条件
          3. 7.3.12.3 传输数据
   4. 7.4 器件功能模式
      1. 7.4.1 运行模式
         1. 7.4.1.1 OFF 状态
         2. 7.4.1.2 INITIALIZE 状态
         3. 7.4.1.3 活动状态
         4. 7.4.1.4 STBY 状态
         5. 7.4.1.5 故障处理
   5. 7.5 用户寄存器
   6. 7.6 器件寄存器
9. 8 应用和实施
   1. 8.1 应用信息
   2. 8.2 典型应用
      1. 8.2.1 典型应用示例
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
         1. 8.2.3.1 Buck1、Buck2、Buck3 设计过程
         2. 8.2.3.2 LDO1、LDO2 设计过程
         3. 8.2.3.3 LDO3、LDO4 设计过程
         4. 8.2.3.4 VSYS、VDD1P8
         5. 8.2.3.5 数字信号设计过程
      4. 8.2.4 应用曲线
   3. 8.3 电源相关建议
   4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
10. 9 器件和文档支持
    1. 9.1 文档支持
       1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
11. 10机械、封装和可订购信息

TPS65220 适用于 ARM Cortex—A53 处理器A53 处理器和 FPGA 的集成电源管理 IC

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。