ZHDU139A November 2022 – July 2026 DRA821U , DRA821U-Q1 , TPS6594-Q1
6.1 配置的状态
在此 PDN 中，PMIC 具有以下几种配置的电源状态：
- 待机
- 有效
- 保持（DDR 和 GPIO 都处于保持模式）
图 6-1 展示了配置的 PDN 电源状态以及在状态之间变化所需的转换条件。此外，还显示了向硬件状态（如 SAFE RECOVERY 和 LP_STANDBY）的转换。硬件状态是固定器件功率有限状态机 (FSM) 的一部分，并在 TPS6594-Q1 数据表中进行了描述，具体请参阅节 8。
图 6-1 可预配置有限状态机 (PFSM) 的任务状态和转换当 PMIC 从 FSM 转换到 PFSM 时，将执行几个初始化指令来禁用 BUCK 和 LDO 稳压器上的残余电压检查，并设置 FIRST_STARTUP_DONE 位。执行这些指令后，PMIC 等待有效的 ON 请求，然后会进入 ACTIVE 状态。各电源状态定义如下：
- STANDBYPMIC 由系统电源轨上的有效电源供电 (VCCA > VCCA_UV)。所有器件资源在 STANDBY 状态下都会断电。在此状态下，EN_DRV 被强制为低电平。处理器处于关闭状态，没有电压域通电。请参阅节 6.3.2序列说明。当出现错误且 PMIC 从 PFSM 任务状态退出并进入 FSM 状态时，也会进入 STANDBY 状态。当该器件从 FSM 状态返回到 PFSM 时，第一个状态会是 STANDBY 状态，这时所有其他资源全部断电并且 EN_DRV 被强制为低电平。在 PMIC 退出 PFSM 并进入 FSM 状态 SAFE_RECOVERY 之前，会执行节 6.3.1中的序列。
- ACTIVEPMIC 由有效电源供电。PMIC 功能齐全，可为所有的 PDN 负载供电。处理器已完成推荐的上电序列，MCU 和主处理器内的所有电压域均已通电。MCU 现在可以将 ENABLE_DRV 位设置为高电平。请参阅节 6.3.4序列说明。
- 保持PMIC 由有效电源供电。根据特定的资源设置，只有分配给处理器保持轨的电源资源处于开启或 LPM 模式。如果给定资源保持运行状态，则所有链接的子系统都会自动保持运行状态。ENABLE_DRV 位在此状态下由器件清零。如果 I2C_6 位设置为高电平，则 PMIC 进入 GPIO 保持状态。如果 I2C_7 位设置为高电平，则 PMIC 进入 DDR 保持状态。在触发保持状态之前，这些位需要进行设置。请参阅节 6.3.5序列说明。