ZHDS016 December   2025 TLV6722

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 开关特性
    7. 6.7 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
    4. 8.4 器件功能模式
      1. 8.4.1 独立电源 (H_VCC、M_VCC)
      2. 8.4.2 低电源复位取消置位
      3. 8.4.3 上电复位 (POR)
      4. 8.4.4 输入 (INT/RSTn、LPWn/PRSn(/ePPS)、M_INT)
      5. 8.4.5 输出 (M_RSTn、M_LPWn、M_CLK)
      6. 8.4.6 开关阈值与迟滞
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

3 说明

TLV672x 系列器件完全集成了 OSFP 和 OSFP-XD MSA 所规范的、模块侧 INT/RSTn 与 LPWn/PRSn(/ePPS) 电路。TLV672x 将 INT/RSTn 和 LPWn/PRsn(/ePPS) 电路的所有器件和无源器件集成到小尺寸 1.2mm x 1.2mm DSBGA-9 封装中。这使得 TLV672x 非常适合空间受限的 OSFP 和 OSFP-XD 模块设计。

TLV672x 系列集成了内置电阻器与基准电压源，二者均已按照 OSFP 和 OSFP-XD MSA 的规范完成原厂校准，确保主机与模块之间的接口电压以及比较器的开关阈值均处于合规的电压区间内。

TLV672x 内部的 M_LPWn 比较器采用推挽式输出结构，可由独立电压源 (M_VCC) 供电。该设计无需外接分立式上拉电阻器即可实现主机与模块之间的逻辑电平转换。TLV672x 内部的 M_RSTn 比较器采用开漏输出，便于多路复位信号驱动器的 OR-ing 连接。

TLV6723 和 TLV6724 集成时钟缓冲器，可支持 OSFP-XD MSA 所规范的嵌入式每秒脉冲或参考时钟信号，最高频率达 156.25MHz。只要 M_LPWn 信号为低电平（置位为真）、TLV6723 上的集成时钟缓冲器就会进入自关断模式，从而降低静态电流并实现节能。

封装信息
器件型号封装(1)封装尺寸(2)

TLV6722、TLV6723、TLV6724

DSBGA (9)

1.2mm x 1.2mm

(1) 有关所有可用封装，请参阅节 12。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
器件信息
器件型号(1)时钟缓冲器
TLV6722无时钟缓冲器
TLV6723（预发布）自关断
TLV6724（预发布）常开
(1) 请参阅器件比较 表。
TLV6722 TLV6723 TLV6724 TLV6722 内部方框图TLV6722 内部方框图