ZHDS016 December   2025 TLV6722

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 开关特性
    7. 6.7 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
    4. 8.4 器件功能模式
      1. 8.4.1 独立电源 (H_VCC、M_VCC)
      2. 8.4.2 低电源复位取消置位
      3. 8.4.3 上电复位 (POR)
      4. 8.4.4 输入 (INT/RSTn、LPWn/PRSn(/ePPS)、M_INT)
      5. 8.4.5 输出 (M_RSTn、M_LPWn、M_CLK)
      6. 8.4.6 开关阈值与迟滞
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

5 引脚配置和功能

图 5-1 TLV6722 YBJ 封装 9 引脚 DSBGA（顶视图）
图 5-2 TLV6723，TLV6724 YBJ 封装，9 引脚 DSBGA（顶视图）
表 5-1 引脚功能
引脚类型(1)说明
名称编号
TLV6722TLV6723、TLV6724
H_VCCA1A1P主机侧 VCC，插入时连接至主机侧 3.3V，如此可连接 OSFP/OSFP-XD INT/RSTn 电路中的 R2。为内部比较器、基准和时钟缓冲器（TLV6723 和 TLV6724）供电。
INT/RSTnB1B1I/O多级双向引脚，插入时连接至主机侧 INT/RSTn 引脚，以设定 OSFP/OSFP-XD INT/RSTn 电路的电压电平。
LPWn/PRSn/ePPS-C1I/O多级双向引脚，插入后连接至主机侧 LPWn/PRSn/ePPS，以设置 OSFP-XD LPWn/PRSn/ePPS 电路的电压电平以及叠加 ePPS/基准时钟输入的电压电平。
LPWn/PRSn C1 - I/O 多级双向引脚，插入时连接至主机侧 LPWn/PRSn，以设置 OSFP/OSFP-XD LPWn/PRSn 电路的电压电平。
M_VCCA2A2P模块侧 VCC，设置中断输入、M_LPWn 比较器输出和时钟缓冲器输出逻辑电平。短接至 H_VCC 以实现 3.3V 逻辑。
GNDB2B2G接地
M_CLK-C2O用于支持 OSFP-XD ePPS/基准时钟的时钟缓冲器输出。
NCC2--不连接，保持悬空。
M_INTA3A3I模块中断输入，模块向主机发送中断请求的信号。控制 R3 接地连接的数字输入。
M_RSTnB3B3O模块复位输出（开漏），从主机向模块发送信号以重置模块。
M_LPWnC3C3O模块低功耗模式输出（推挽），主机向模块发送信号以使模块进入低功耗模式。
(1) I = 输入，O = 输出，I/O = 输入或输出，G = 接地，P = 电源。