ZHDA301 September   2026 AM62L

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 人机界面简介
  5. 2 AM62L 简介
  6. 3 演示概述
    1. 3.1 背景
  7. 4 降低有功功率的方法
    1. 4.1 轻量级图形应用程序
    2. 4.2 最小 Linux 器件树
    3. 4.3 本地电源睡眠控制器 (LPSC)
    4. 4.4 降低时钟频率
    5. 4.5 自动时钟门控
    6. 4.6 DDR 处于自动自更新状态
    7. 4.7 性能
  8. 5 特定于演示的优化
    1. 5.1 LVGL 应用
    2. 5.2 最小器件树
    3. 5.3 低时钟速度
    4. 5.4 慢速 A53 内核时钟频率
    5. 5.5 关闭一个 A53 内核
    6. 5.6 DDR 传输速度较慢
    7. 5.7 DDR 自动自刷新
    8. 5.8 自动时钟门控
    9. 5.9 慢速面板 FPS
  9. 6 功耗数据
  10. 7 在 HMI 用例中实施低功耗模式
  11. 8 演示步骤
    1. 8.1 系统要求
    2. 8.2 准备 SD 卡
      1. 8.2.1 构建所需文件
        1. 8.2.1.1 引导映像
        2. 8.2.1.2 U-Boot 命令
        3. 8.2.1.3 GUI 文件
        4. 8.2.1.4 内核映像、模块和器件树
        5. 8.2.1.5 脚本
    3. 8.3 运行演示
  12. 9 总结
  13. 10参考资料
  14. 11附录
    1. 11.1  显示图像
    2. 11.2  最小器件树插入码
    3. 11.3  慢时钟频率
    4. 11.4  DDR 速度慢至 800MT/s 插入码
    5. 11.5  为 DDR 启用自动自刷新
    6. 11.6  启用自动时钟门控
    7. 11.7  采用半插入码的慢速面板像素时钟
    8. 11.8  U-Boot 命令
    9. 11.9  启用所有功耗优化并运行 lvglsim 二进制文件
    10. 11.10 RPI 触摸显示屏故障排除

2 AM62L 简介

AM62L 方框图图 2-1 AM62L 方框图

AM62L 是一款基于 ARM 的处理器，是一种低成本、高能效的片上系统 (SoC)，专为 HMI 等应用而设计。主计算块是运行频率高达 1.25GHz 的双核 A53 ARM Cortex。AM62L 提供 1 个 A53 和 2 个 A53 内核设计方案。该处理器包含一个用于 16 位 DDR 接口的存储器控制器，该接口以 1600MT/s 的数据速率运行，用于存储信息并允许高级操作系统 (HLOS) 运行。处理器使用显示子系统 (DSS) 将图形流水线化到支持显示串行接口 (MIPI-DSI) 和显示并行接口 (DPI) 的显示器上。AM62L 还提供各种外设，可与整个系统中的其他 IC 交互。

AM62L 软件栈图 2-2 AM62L 软件栈

图 2-2 展示了 AM62L SoC 的软件栈，开发人员可以在其中使用 AM62L SDK 构建应用。