AM64x/AM243x SoC 集成了 PRU_ICSSG 技术，使客户能够向系统添加 HSR-PRP 双连接节点支持。可编程实时单元和工业通信子系统千兆级 (PRU-ICSSG) 由 6 个 32 位 RISC 内核（可编程实时单元，PRU）、数据和指令存储器、内部外设模块及中断控制器 (INTC) 组成。凭借 PRU_ICSSG 的可编程特性及其对引脚、事件和所有 SoC 资源的访问权限，该子系统可以灵活地实现快速实时响应、专用数据处理操作以及定制外设接口，并灵活地减轻片上系统 (SoC) 其他处理器内核的任务负载。

图 2-1 PRU_ICSSG 功能框图.

每个 PRU_ICSSG 中的内核都可以通过 VBUSM 接口控制器端口来访问 SoC 上的所有资源。此外，外部主机处理器可以通过 VBUSP 接口目标端口来访问 PRU_ICSSG 资源。

使用 XFR2VBUS 后，允许使用 VBUSM 控制器端口以 256 位突发方式向 SoC CBASS0 互连传输 32 字节的宽边数据。32 位内部 CBASS 互连总线将是 PRU_ICSSG 内部所有组件之间的主要互连。

每个 PRU_ICSSG 中有两个相同对称的部分，称为 SLICE0 和 SLICE1。每个切片将共享多个资源，同时能够相互独立工作。每个切片有两组 XFR2VBUS。对于 SLICE0，XFR2VBUS 硬件加速器在 PRU0 和 RTU_PRU0 之间共享，相同的配置对 SLICE1 有效。TX_PRU0 和 TX_PRU1 内核还连接了 XFR2VBUS 硬件加速器。

INTC 负责处理系统输入事件，并将事件发布回器件级主机 CPU。PRU 内核是使用一个小型确定性指令集进行编程的。每个 PRU 可以独立运行或相互协调，也可以与器件级主机 CPU 协调工作。处理器之间的这种交互是由加载到 PRU 指令存储器中的固件的性质决定的。

PRU_ICSSG 还包含 FDB（滤波器数据库）、XFR2PSI 和 MII_G_RT（实时媒体独立接口）等组件，这些组件是实现 HSR 和 PRP 功能的关键组件。

有关 PRU_ICSSG 的完整详细信息，请参阅 AM64x/AM243x 技术参考手册可编程实时单元和工业通信子系统千兆级 (PRU_ICSSG)。有关 PRU 的更多详细信息，请参阅 PRU Academy 培训模块。