ZHCUD22 May 2025
ADS9327EVM 提供了两个为 ADS9327 提供转换时钟的选项:来自 TSWDC155EVM 的时钟信号或外部时钟源。表 3-1 和图 3-2 概述了 EVM 上可用的 ADS9327 采样时钟选项。默认情况下,TSWDC155EVM(单独出售)上的 FPGA 控制器会提供一个时钟,该时钟可通过将 J3 配置为 [2-3] 位置来直接连接到 ADS9327 上的 SMPL_CLKP 引脚。用户可利用该默认配置从 EVM GUI 中列出的选项中选择时钟频率。
使用外部时钟时,将 J3 移动到 [1-2] 位置,并将外部时钟源连接到 SMA 连接器 J1。为了更大限度地提高 ADS9327 的性能,请确保任何外部时钟源都具有低抖动。
| 采样时钟源 (SMPL_CLK) | J1 |
J3 (SMPL_CLKP) |
R1 |
|---|---|---|---|
| TSWDC155EVM | — | [2-3] | 未安装 |
| 外部 | 已安装 | [1-2] | 未安装 |