ZHCUD02 April   2025

 

  1.   1
  2.   说明
  3.   特性
  4.   4
  5. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  6. 2硬件
    1.     跳线信息
    2. 2.1 EVM 设置和操作
      1. 2.1.1 概述和基本操作设置
        1. 2.1.1.1  电源输入 VBAT、VCC 和 VIO
        2. 2.1.1.2  I/O 接头（J2、J4）
        3. 2.1.1.3  引脚 14
        4. 2.1.1.4  TXD 输入
        5. 2.1.1.5  RXD 输出
        6. 2.1.1.6  引脚 11
        7. 2.1.1.7  引脚 6
        8. 2.1.1.8  引脚 8
        9. 2.1.1.9  引脚 7
        10. 2.1.1.10 WAKE 引脚
        11. 2.1.1.11 SIC 网络配置（J10 和 J11）
      2. 2.1.2 使用 CAN 总线负载、终端和保护配置
      3. 2.1.3 使用客户可安装的 I/O 选项进行限流、上拉/下拉和噪声过滤
  7. 3硬件设计文件
    1. 3.1 原理图
    2. 3.2 PCB 布局
    3. 3.3 物料清单 (BOM)
  8. 4其他信息
    1. 4.1 商标

2.1.1.8 引脚 8

收发器的引脚 8 通常是状态指示器标志 (nFAULT) 或 SPI 时钟引脚 (SCLK)。通往 J2 接头的信号路径预装了一个 100nF 的滤波电容器 C15。可以在 R21 上安装一个连接到 GND 的可选下拉电阻器，在 R19 上安装一个连接到 VIO 的可选上拉电阻器。此外，二极管 D2 表示引脚 8 是高电平还是低电平。请注意，该二极管是反向安装的。