ZHCUCQ5 January   2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
      1. 2.2.1 电源拓扑
      2. 2.2.2 PCB 和外形因数
      3. 2.2.3 天线
    3. 2.3 重点产品
      1. 2.3.1 AWRL6432BGAMFQ1
      2. 2.3.2 TCAN3404DDFRQ1
      3. 2.3.3 TPS65036x-Q1
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
      1. 3.1.1 开始使用硬件
        1. 3.1.1.1 上电选项
      2. 3.1.2 通电检测 (SOP)
      3. 3.1.3 AWRL6432 初始化：电路板编程
    2. 3.2 测试设置
    3. 3.3 测试结果
  10. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
      3. 4.1.3 布局图
      4. 4.1.4 Altium 工程
      5. 4.1.5 Gerber 文件
    2. 4.2 工具与软件
    3. 4.3 文档支持
    4. 4.4 支持资源
    5. 4.5 商标
  11. 5作者简介

3.1.1.1 上电选项

图 3-1 展示了上电连接。

TIDEP-01037 上电连接图 3-1 上电连接

按照以下步骤通过上电选项为的参考设计上电：

  1. 将 VBAT（J2.2 或 J3.2）引脚连接到 12V 直流电源。在图 3-1 中，VBAT 被提供给 J2.2。
  2. 将直流电源的 GND 引脚连接到参考设计的 GND 引脚或 LP-XDS110 的 GND 引脚，以便在整个设置中提供公共 GND
  3. 将跳线放置在 LP-XDS110 P9 连接器的 2-3 引脚上，以确保参考设计向 LP-XDS110 提供 3.3V IO 电源
  4. 使用母对母连接器将 J1 连接器与 LP-XDS110 底部的 10 个引脚连接在一起。请参阅图 3-1。
  5. 使用 USB Type-C® 电缆为 LP-XDS110 上电
  6. 确保在为器件上电时通电检测 (SOP) 线路的配置正确。有关正确的 SOP 配置，请参阅节 3.1.2。
  7. 由于 J1.6 引脚连接到 LP-XDS110 nRST 引脚，因此可通过 LP-XDS110 复位开关来发出 nRESET

或者，也可以在组装 R10 电阻后，从 J1.2 提供 VBAT。