新型 TI 高速 ADC 现在具有高达 18 位的 LVDS 输出。这些器件可用于与 TSW1418EVM 直接相连的 EVM。EVM 与 TSW1418EVM 之间的通用连接器是 Samtec 400 引脚高速、高密度 FMC 连接器 (SEAF-40-05.0-S-10-2-A-K-TR)，非常适合运行速率高达 28Gbps 的大量差分对。针对整个 EVM 系列连接器的通用引脚排列已经确定。目前，EVM 与 TSW1418EVM 之间的接口已定义了以下连接：

• 21 个差分 LVDS 对或 42 个单端 CMOS 信号
• 3 个数据时钟对
• 5 个 SPI 信号
• 1 个 I²C 接口
• 2 个 FPGA 可选采样时钟对
• 4 个 GPIO 信号

电路板具有：

• 四个用于连接 FPGA 的 SMA 接口
• 按钮式硬件复位开关
• 路由到 FPGA 的多个备用测试点
• 五个状态 LED

TSW1418EVM 上 FPGA 中的固件旨在适应任何在 CMOS 或 LVDS 模式下运行且具有高达 18 位的非基于 JESD204B/C FMC 的 TI ADC。

GUI 根据在器件下拉窗口中选择的 ADC 器件，为 FPGA 加载适当的固件。此窗口中出现的每个 ADC 器件都有一个与之关联的初始化文件 (.ini)。此 .ini 文件包含通道数、最大采样速率、输出接口类型、位数以及其他参数等信息。用户点击采集按钮后，此信息将加载到 FPGA 寄存器中。加载参数后，将有效数据采集到 FPGA 内部存储器中。有关详细信息，请参阅 高速数据采集专业版 GUI 软件用户指南 中的第 2.3 节器件 ini 文件。提供了多个 .ini 文件，以供用户加载预先确定的 ADC 接口。例如，如果用户选择名为 ADC3683_2w_18bit 的 ADC，则 FPGA 配置为从 ADC3683EVM 采集数据，且 ADC 接口配置为逐位 DDR 模式，18 位 LVDS，2 个转换器，最大数据速率为 65MHz。

TSW1418EVM 能够以高达 950Mbps 的最大数据速率采集多达 64K 的 16 位样本，这些样本存储在 FPGA 内部存储器中。为了在主机 PC 上采集数据，FPGA 从存储器读取数据，并将并行数据传输到板载高速并行转 USB 转换器。