为了克服分立式 JFET 实现方案所带来的设计挑战，设计人员通常采用基于复合环路的方案，将低频和高频信号链结合起来，以同时实现高直流精度和宽大信号带宽。

典型分立式实现方案（如图 2-3 所示）使用在复合环路中配置的精密放大器和分立式 JFET。低频路径提供了净传递函数良好的直流精度，而基于 JFET 源极跟随器的高频路径为网络传输功能提供了较宽的大信号带宽以及低噪声和低失真。

在本参考设计中，复合环路架构所采用的各元件值均经过精心选择，建议按照这些参数设计，以获得交越区域平坦的频率响应（请参阅图 2-4）。有关复合环路参数设计的详细说明，请参阅 BUF802 数据表第 9.2.1.2 节“详细设计步骤”。如需进一步了解复合环路架构，请参阅 TI 博客利用高阻抗缓冲器实现高直流精度和宽大信号带宽。

输入阻抗

数据采集系统通常支持可选的 50Ω 或 1MΩ 输入终端。BUF802 可灵活应用于采用 1MΩ 或 50Ω 输入端接的系统。默认情况下，本参考设计配置为 50Ω 输入阻抗。用户可通过安装或移除各通道并联的 50Ω 电阻，在高阻抗输入和 50Ω 输入之间进行切换。

虽然可以安装精确的 50Ω 端接以在前端复合环路的输入端实现电阻，但 BUF802 的寄生电容 (C_IN) 呈现为与此 50Ω 电阻一起导致跨频率的非理想端接。有关如何优化 S11 和 S21 参数，请参阅 BUF802 数据表第 9.2.1.2 节“详细设计步骤”。

可调节静态电流

BUF802 包括可调节静态电流特性，使系统设计人员能够在功耗与所获得的失真性能之间进行权衡。R_Bias 引脚与 V^_s- 之间的电阻值越大，BUF802 的静态电流越低，但 THD 会增加，同时带宽也会增大。

本设计按照数据表的建议，将 R_Bias 的电阻值设置为 17.8kΩ。但 R_Bias 电阻值可根据不同系统需求进行调整。较大的 R_Bias 电阻值虽然可以降低功耗，但会降低器件性能。（请参阅图 2-7 和图 2-8）

直流偏移

本参考设计还提供用户可调的模拟直流偏移功能。在数据采集系统中，当用户需要调整被测信号的直流电平时，就会使用直流偏移功能。在 DSO 应用中，这相当于调整屏幕上波形的垂直参考电平。换句话说，就是将 DSO 的水平参考线沿垂直方向上下移动。

直流偏移信号由 DAC80508（8 通道、16 位高精度 DAC）产生。但 DAC 的输出为单极性，因此只能提供正向偏移调节。为了同时支持正向和负向偏移调节，设计中采用 OPA2140 精密运算放大器电路，将单极性输出转换为双极性输出，如图 2-9 所示。

由于 LMH6518 的差分输入绝对最大额定值为 ±1 V，因此必须根据输入信号限制偏移电压，以避免超过该绝对最大额定值。

PCB 布局

与输入阻抗电路一样（参见 BUF802 数据表第 9.2.1.2 节“详细设计步骤”），为了在整个系统带宽范围内保持最佳性能，PCB 布局设计同样需要进行优化。信号路径应设计为具有 50Ω 特性阻抗。

如果未考虑这些设计要求，信号路径可能无法在整个工作带宽内保持 50Ω 特性阻抗，从而产生信号反射，并导致系统性能下降。