2 什么是过程增益？

早期形式的高速信号链系列包括用于每单通道消耗瓦特功率的 ADC，以及用于捕捉、过滤并将所有转换器数据处理为某种有用格式的 FPGA（现场可编程门阵列）。大多数设计人员会使用一种称为 过程增益 的方法。这种方法不仅通过消除不必要的伪波和噪声来帮助进行频率规划，而且能够通过限制奈奎斯特区域内处理的带宽来“增加”信噪比 (SNR) 方面的动态范围。将过程增益校正因子添加到标准 SNR 公式可得到 方程式 2：

其中，N 是 ADC 位数，Fs 是 ADC 采样率，BW 是奈奎斯特区域内的相关带宽。

由于将更小的过程节点部署到 ADC 和数模转换器技术中，现在许多标准 FPGA 数字特性都驻留在 ADC 中。一些示例包括数字降压转换器 (DDC)、数控振荡器 (NCO) 和跳频。这些特性可显著帮助减轻 FPGA 处理的负载，从而可以在其他地方使用其内部资源。