ZHCSZ02A October   2025  – July 2026 DRV7167

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息_DRV7167A
    5. 5.5 电气特性
  7. 6 典型特性
  8. 7 参数测量信息
    1. 7.1 传播延迟和失配测量
    2. 7.2 压摆率测量
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  控制输入
        1. 8.3.1.1 EN/FLT 控制
      2. 8.3.2  单路 PWM 模式下的死区时间设置
      3. 8.3.3  启动和 UVLO
      4. 8.3.4  同步自举
      5. 8.3.5  电平转换
      6. 8.3.6  零电压检测 (ZVD) 报告
      7. 8.3.7  压摆率控制
      8. 8.3.8  故障指示
      9. 8.3.9  过流保护 (OCP)
      10. 8.3.10 过热检测 (OTD)
    4. 8.4 器件功能模式
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 自举电容器
        2. 9.2.2.2 GVDD 旁路电容器
        3. 9.2.2.3 功率耗散
      3. 9.2.3 应用曲线
        1. 9.2.3.1 压摆率图
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装信息
      1. 12.1.1 机械数据

5.5 电气特性

GVDD = 5V，CGVDD = 1uF + 220nF，CBOOT-HS = 200nF，EN/FLT 通过 4.7kΩ 电阻器上拉至 GVDD，电压以 AGND 为基准，典型规格在 25°C (1)时测得；–40°C ≤ TJ≤125°C（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
POWER STAGE_DRV7167A
RDS(ON)HS 高侧 GaN FET 导通电阻 LI = 0V，HI = GVDD = 5V，BOOT-HS = 5V，I(VM-OUT) = 16A，TJ = 25°C 2.2 3.1 mΩ
RDS(ON)LS 低侧 GaN FET 导通电阻 LI = GVDD = 5V，HI = 0V，BOOT-HS = 5V，I(OUT-PGND) = 16A，TJ = 25°C 2.1 3 mΩ
VSD GaN 源极到漏极第三象限导通压降 ISD = 500mA，VM 悬空，VGVDD = 5V，HI = LI = 0V 1.2 V
IL-VM-OUT 高侧 GaN FET 和低侧 GaN FET 关断时从 VM 到 OUT 的漏电流 VM = 80V，OUT=0V，HI = LI = 0V，VGVDD = 5V，TJ=25℃ 8 300 µA
IL-OUT-GND 高侧 GaN FET 和低侧 GaN FET 关断时从 OUT 到 GND 的漏电流 OUT = 80V，HI = LI = 0V，VGVDD = 5V，TJ=25℃ 37 300 µA
CISS 高侧或低侧 GaN FET 的输入电容  VDS = 50V，VGS = 0V，TJ = 25°C 1800 pF
COSS 高侧或低侧 GaN FET 的输出电容 400 pF
COSS(ER) 高侧或低侧 GaN FET 的能量相关输出电容 496 pF
COSS(TR) 高侧 GaN FET 或低侧 GaN FET 的时间相关输出电容  618 pF
CRSS 高侧或低侧 GaN FET 的反向传输电容 26 pF
QG 高侧或低侧 GaN FET 的总栅极电荷 VDS = 50V，ID = 16A，VGS = 5V，TJ = 25°C 18 nC
QOSS 高侧或低侧 GaN FET 的输出电荷 VDS = 50V，VGS = 0V，TJ = 25°C 30 nC
QRR 高侧或低侧 GaN FET 的源极到漏极反向恢复电荷 0 nC
EON_LS 低侧 GaN FET 的导通开关能量 LI = 0 至 5V，VSW = 48V 至 0V，RDLR = 2k，ID= 20A 2.8 µJ
EOFF_LS 低侧 GaN FET 的关断开关能量 LI = 5 至 0V，VSW = 0V 至 48V，RDLF = 2k，ID = 20A 0.78 µJ
EON_HS 高侧 GaN FET 的导通开关能量 HI = 0 至 5V，VSW = 0V 至 48V，RDHR = 2k，ID = 20A 2.8 µJ
EOFF_HS 高侧 GaN FET 的关断开关能量 HI = 5 至 0V，VSW = 48V 至 0V，RDHF = 2k，ID = 20A 0.78 µJ
tHIPLH(2)(3) 传播延迟：HI 上升 LI = 0V，GVDD = 5V，BOOT-HS = 5V，VM = 48V 20 36 ns
tHIPHL(2)(3) 传播延迟：HI 下降 LI = 0V，GVDD = 5V，BOOT-HS = 5V，VM = 48V 20 35 ns
tLIPLH(2)(3) 传播延迟：LI 上升 HI = 0V，GVDD = 5V，BOOT-HS = 5V，VM = 48V 20 32 ns
tLIPHL(2)(3) 传播延迟：LI 下降 HI = 0V，GVDD = 5V，BOOT-HS = 5V，VM = 48V 20 32 ns
tMON(2)(3) 延迟匹配：LI 高且 HI 低 1 5 ns
tMOFF(2)(3) 延迟匹配：LI 低且 HI 高 1 5 ns
tMHIR(P-P)(2)(3) 器件间延迟匹配：HI 上升 LI = 0V，GVDD = 5V，BOOT-HS = 5V，VM = 48V 7 14 ns
tMHIF(P-P)(2)(3) 器件间延迟匹配：HI 下降 LI = 0V，GVDD = 5V，BOOT-HS = 5V，VM = 48V 7 14 ns
tMLIR(P-P)(2)(3) 器件间延迟匹配：LI 上升 HI = 0V，GVDD = 5V，BOOT-HS = 5V，VM = 48V 9 14 ns
tMLIF(P-P)(2)(3) 器件间延迟匹配：LI 下降 HI = 0V，GVDD = 5V，BOOT-HS = 5V，VM = 48V 9 14 ns
tPW 可改变输出的最小输入脉冲宽度 8 ns
输入引脚（ENIN/HI、PWM/LI、EN）
VIH 高电平输入电压阈值 上升沿 2.1 V
VIL 低电平输入电压阈值 下降沿 1.2 V
VHYS 上升和下降阈值之间的迟滞 300 mV
RI 输入下拉电阻 200 300 500 kΩ
输出引脚 (ZVDx)
VOL 低电平输出电压 IOL = 3mA 0.25 V
VOH 高电平输出电压 IOL = -1.5mA 至 0mA 2.6 3.5 V
欠压/过压保护
VGVDDR VGVDD UVLO 上升沿阈值 上升 3.3 3.7 4.0 V
VGVDDF VGVDD UVLO 下降沿阈值 3.1 3.5 3.8 V
VGVDD(hyst) VGVDD UVLO 阈值迟滞 200 mV
VGVDD(Deglitch) VGVDD UVLO 毛刺抗扰度 1 µs
VBOOTR BOOT UVLO 上升沿阈值 上升 3.3 3.7 4.0 V
VBOOTF BOOT UVLO 下降沿阈值 3.1 3.5 3.8 V
VBOOT(hyst) BOOT UVLO 阈值迟滞 200 mV
VBOOT(Deglitch) BOOT UVLO 毛刺抗扰度 1 µs
tstart-up 从 VGVDD > VGVDDR 到器件准备好接收 PWM 输入的时间 180 µs
同步自举 
VDH 正向压降 IVDD-BOOT = 5mA 25 mV
IVDD-BOOT = 50mA 250 mV
tSS BOOT 上电时间（LI=高电平） CBOOT = 220nF 2.2 µs
tSS BOOT 上电时间（LI=高电平） CBOOT = 1µF 12 µs
QRR 自举反向恢复电荷 VM = 50V 0 nC
VBOOTth_U 自举电容器充电停止时的上升阈值。 VM = 5V，LI = 5V 4.8 5 5.2 V
VBOOTth_L 自举电容器重新开始充电时的下降阈值 VM = 5V，LI = 5V 4.6 4.8 5 V
电源电流
IGVDD GVDD 静态电流 LI = HI = 0V，GVDD = 5V，EN=0 0.4 mA
IGVDD GVDD 静态电流 LI = HI = 0V，GVDD = 5V 1 1.5 mA
IGVDD GVDD 静态电流 LI=GVDD=5V，HI=0V 1.8 4.5 mA
IGVDDO 总 GVDD 工作电流 f = 500kHz，50% 占空比，VM = 48V 18 24 mA
IBOOT BOOT 静态电流 LI = HI = 0V，GVDD = 5V，BOOT-HS = 5V 0.5 1 mA
IBOOT BOOT 静态电流 LI=0V，HI=GVDD=5V，BOOT-HS=5V，VM=48V 1.8 4.5 mA
IBOOTO BOOT 工作电流 f = 500kHz，50% 占空比，GVDD = 5V，BOOT-HS = 5V，VM = 48V 12 15 mA
压摆率控制（有效栅极电阻）
Rgfh RDHF = 0Ω 驱动器 FET 上的电压 = 1.2V 0.3 Ω
RDHF = 4kΩ 1.3
RDHF = 8kΩ 2.6
RDHF =16kΩ 5.3
Rgfl RDLF = 0Ω 驱动器 FET 上的电压 = 1.2V 0.3 Ω
RDLF = 4kΩ 1.3
RDLF = 8kΩ 2.6
RDLF =16kΩ 5.3
Rgrh RDHR = 0Ω 驱动器 FET 上的电压 = 1.2V 0.8 Ω
RDHR = 4kΩ 3.6
RDHR = 8kΩ 7
RDHR = 16kΩ 14
Rgrl RDLR = 0Ω 驱动器 FET 上的电压 = 1.2V 0.8 Ω
RDLR = 4kΩ 3.6
RDLR = 8kΩ 7
RDLR = 16kΩ 14
死区时间控制
tDEAD_MIN 最小死区时间 DLH、DHL = 0Ω；最小压摆率设置。 5 7.5  10 ns
tDEAD_MAX 最大死区时间 DLH、DHL = 100kΩ；最大压摆率设置。 32 40 48 ns
OCP
VDSAT 饱和保护电压阈值 0.75 V
tBLANK VDSAT 检测的消隐时间 38 60 88 ns
tSATFLT 在消隐时间结束后检测到 VDS 过压时，触发 FLT 指示的时间 30 ns
ZVD 输出（低电平有效）
VTHRESH_ZVD ZVD 检测器阈值 0.32 0.85 V
t3RD_ZVD 可由 ZVD 检测器检测到的最小第三象限时间（低侧） 对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps 6 10 14 ns
t3RD_ZVD 可由 ZVD 检测器检测到的最小第三象限时间（高侧） 对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps 6 10 14 ns
tDLY_ZVD_L VTHRESH_ZVD 突破阈值与 ZVD 输出变为低电平之间的延迟
对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps
 		 15 30 ns
tDLY_ZVD_H VTHRESH_ZVD 突破阈值与 ZVD 输出变为低电平之间的延迟
对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps
 		 20 30 ns
tWD_ZVD ZVD 脉冲宽度
对于一个 0 到 -1.5V 再到 0 的脉冲，上升/下降时间为 100ps

 40 65 110 ns
OTD
OTD+ 过热检测高阈值 170 ℃
OTD- 过热检测高阈值 154
℃
OTDHYS 过热检测高阈值 16
℃
故障
IFLT 故障引脚下拉电流 VFLT = 0.4V 3 mA
tFLTDLY_1 OCP 和 OTD 故障发生后触发 FLT 指示的时间 20 ns
tFLTDLY_2 GVDD UVLO 故障发生后触发 FLT 指示的时间 1 µs
tFLT 最小故障指示时间 6 14 24 µs
tENBLK FLT 释放后的时间，在该时间后 EN=0 生效 1 µs
(1) 仅显示典型值的参数通过设计确定，且无法在生产中进行测试。
(2) 请参阅传播延迟和失配测量部分。
(3) 在最快压摆率下测得。