ZHCSZ02A October   2025  – July 2026 DRV7167

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息_DRV7167A
    5. 5.5 电气特性
  7. 6 典型特性
  8. 7 参数测量信息
    1. 7.1 传播延迟和失配测量
    2. 7.2 压摆率测量
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  控制输入
        1. 8.3.1.1 EN/FLT 控制
      2. 8.3.2  单路 PWM 模式下的死区时间设置
      3. 8.3.3  启动和 UVLO
      4. 8.3.4  同步自举
      5. 8.3.5  电平转换
      6. 8.3.6  零电压检测 (ZVD) 报告
      7. 8.3.7  压摆率控制
      8. 8.3.8  故障指示
      9. 8.3.9  过流保护 (OCP)
      10. 8.3.10 过热检测 (OTD)
    4. 8.4 器件功能模式
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 自举电容器
        2. 9.2.2.2 GVDD 旁路电容器
        3. 9.2.2.3 功率耗散
      3. 9.2.3 应用曲线
        1. 9.2.3.1 压摆率图
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装信息
      1. 12.1.1 机械数据

8.3.1 控制输入

DRV7167A 支持 IIM 模式和单路 PWM 模式。在独立输入模式 (IIM) 下，DRV7167A 输入引脚由 TTL 输入阈值独立控制，支持 3.3V 和 5V 逻辑电平。表 8-1 介绍了单路 PWM 模式和 IIM 模式的配置。

表 8-1 控制输入配置
模式 配置
IIM 模式
  • 将 RDLF 引脚（引脚 4）上的电阻器连接到 AGND 引脚（引脚 15）。
  • ENIN/HI（引脚 12）是高侧栅极驱动的控制输入，而 PWM/LI（引脚 13）是低侧栅极驱动的控制输入。
单路 PWM 模式
  • 将 RDLF 引脚（引脚 4） 以启用单路 PWM 模式。要确认悬空检测，请确保 RDLF 引脚的寄生电容是否小于 10pF。
  • 将 ENIN/HI（引脚 12）保持为高电平，以启用高侧和低侧 FET 的栅极驱动。
  • PWM/LI（引脚 13）是 PWM 的控制输入。当 PWM 为高电平时，低侧 FET 导通；当 PWM 为低电平时，高侧 FET 导通。
DRV7167 IIM 模式图 8-2 IIM 模式
DRV7167 单路 PWM 模式图 8-3 单路 PWM 模式

DRV7167A 实现了重叠保护功能（互锁），可防止在 HI 和 LI 均置为高电平时出现直通现象。如果 HI 和 LI 均置为高电平，则高侧和低侧 GaN FET 都会关断。

在单路 PWM 模式下使用时，DRV7167A 由单路 PWM 输入控制，其中低电平到高电平转换的死区时间由 DLH 引脚上的外部电阻器设置，高电平到低电平转换的死区时间由 DHL 引脚上的外部电阻器设置，如 节 8.3.2 中规定。