ZHCSYY2A September 2025 – April 2026 ISOTMP35R-Q1
PRODUCTION DATA
图 8-3 所示的滤波配置展示了一种可根据系统噪声状况及布线要求进行调整的可扩展方案。至少需要在 VOUT 引脚上放置一个电容器 (CLOAD)，以提供本地高频滤波。由于该电容器直接作为输出级的负载，其容值必须依据 节 7.3.2.2 所述的电容负载驱动能力进行选择。对于未使用串联隔离电阻器的应用，VOUT 处所见的总有效电容不得超过 2.2nF。
对于存在下游滤波、长走线或未知电容负载的应用，建议使用图 8-3 中所示的串联隔离电阻器 (RISO)。当 RISO 大于或等于 300Ω 时，输出在整个电容负载范围内可保持至少 45° 的相位裕度，从而为下游滤波提供更大灵活性。
建议在 ADC 输入端附近放置一个由 RFLT_2 和 CFLT_2 组成的 RC 滤波器，以衰减高频噪声并将传感器输出与 ADC 采样瞬态隔离开。对于大多数应用，此级即为主要的信号调节滤波器。
在布线距离较长或电磁干扰较强的系统中，可使用额外的滤波级（如 CFLT_1 和 RFLT_1）进一步衰减噪声。这些滤波级仅根据系统级评估按需选用。可选择将铁氧体磁珠插入信号路径或电源路径，以抑制高频干扰。仅在组装可选的铁氧体磁珠时才需要 RFLT_3，用于在磁珠与下游电容之间提供阻尼，以抑制谐振并维持稳定的滤波特性。
在电源路径上，必须始终在 VDD 引脚附近放置一个本地旁路电容器 (CBYPASS)。可采用铁氧体磁珠与电容器 (CFLT_3) 构成的附加滤波级来降低电源线上的传导噪声。只有直接连接到 VOUT 的电容会影响输出级的有效负载。位于 RISO 下游的电容不会影响输出稳定性。
图 8-3 中使用的元件值可作为推荐的起始值；但是，最终值需根据系统噪声频谱、ADC 特性及 PCB 布局等系统级条件确定，并须在系统设计阶段进行验证。