ZHCSYN1 July   2025 TPLD2001-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 电源电流特性
    7. 5.7 开关特性
    8. 5.8 I2C 总线时序要求
    9. 5.9 SPI 时序要求
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  I/O 引脚
        1. 7.3.1.1 输入模式
        2. 7.3.1.2 输出模式
        3. 7.3.1.3 上拉或下拉电阻器：
      2. 7.3.2  连接多路复用器
      3. 7.3.3  可配置使用逻辑块
        1. 7.3.3.1 2 位 LUT 或 D 型触发器/锁存器宏单元
          1. 7.3.3.1.1 2 位 LUT
          2. 7.3.3.1.2 D 型触发器/锁存器
        2. 7.3.3.2 2 位 LUT 或图形发生器宏单元
          1. 7.3.3.2.1 2 位 LUT
          2. 7.3.3.2.2 图形发生器
        3. 7.3.3.3 具有复位/设置宏单元的 3 位 LUT 或 D 型触发器/锁存器
          1. 7.3.3.3.1 3 位 LUT
          2. 7.3.3.3.2 具有复位/设置功能的 D 型触发器/锁存器
        4. 7.3.3.4 3 位 LUT 或 D 型触发器/锁存器或移位寄存器宏单元
          1. 7.3.3.4.1 3 位 LUT
          2. 7.3.3.4.2 具有复位/设置功能的 D 型触发器/锁存器
          3. 7.3.3.4.3 8 位移位寄存器
        5. 7.3.3.5 具有复位/设置宏单元的 4 位 LUT 或 D 型触发器/锁存器
          1. 7.3.3.5.1 4 位 LUT
          2. 7.3.3.5.2 具有复位/设置功能的 D 型触发器/锁存器
      4. 7.3.4  可配置逻辑和时序块
        1. 7.3.4.1 3 位 LUT
        2. 7.3.4.2 具有复位/设置功能的 D 型触发器/锁存器
        3. 7.3.4.3 计数器/延迟发生器 (CNT/DLY)
          1. 7.3.4.3.1 延迟模式
          2. 7.3.4.3.2 复位计数器模式
          3. 7.3.4.3.3 单稳态模式
          4. 7.3.4.3.4 频率比较器模式
          5. 7.3.4.3.5 边沿检测器模式
          6. 7.3.4.3.6 延迟边沿检测器模式
        4. 7.3.4.4 LUT/DFF + CNT 模式
      5. 7.3.5  可编程抗尖峰脉冲滤波器或边沿检测器
      6. 7.3.6  抗尖峰脉冲滤波器或边沿检测器
      7. 7.3.7  状态机 (SM)
        1. 7.3.7.1 状态机输入
        2. 7.3.7.2 状态机输出
        3. 7.3.7.3 配置状态机
        4. 7.3.7.4 状态机时序注意事项
      8. 7.3.8  8 位计数器/延迟发生器/有限状态机
      9. 7.3.9  PWM 发生器
      10. 7.3.10 看门狗计时器
      11. 7.3.11 模拟比较器
        1. 7.3.11.1 分立式模拟比较器 (ACMP)
        2. 7.3.11.2 多通道模拟比较器 (McACMP)
      12. 7.3.12 电压基准 (VREF)
      13. 7.3.13 模拟温度传感器 (TS)
      14. 7.3.14 模拟多路复用器 (AMUX)
      15. 7.3.15 振荡器
        1. 7.3.15.1 2kHz 固定频率振荡器
        2. 7.3.15.2 2MHz 固定频率振荡器
        3. 7.3.15.3 25MHz 固定频率振荡器
        4. 7.3.15.4 振荡器电源模式
      16. 7.3.16 串行通信
        1. 7.3.16.1 I2C 模式
        2. 7.3.16.2 SPI 模式
        3. 7.3.16.3 虚拟 I/O
    4. 7.4 器件功能模式
      1. 7.4.1 上电复位
      2. 7.4.2 电源控制模式
      3. 7.4.3 保护特性
        1. 7.4.3.1 器件读取/写入锁定
        2. 7.4.3.2 OTP 循环冗余校验 (CRC)
      4. 7.4.4 编程
        1. 7.4.4.1 可选 I2C/SPI 接口
        2. 7.4.4.2 一次性可编程存储器 (OTP)
        3. 7.4.4.3 Intel 十六进制文件格式
        4. 7.4.4.4 TPLD2001-Q1 寄存器
          1. 7.4.4.4.1 TPLD2001_User 寄存器
          2. 7.4.4.4.2 TPLD2001_Cfg_0 寄存器
          3. 7.4.4.4.3 TPLD2001_Cfg_1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 电源注意事项
        2. 8.2.1.2 输入注意事项
        3. 8.2.1.3 输出注意事项
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息
    2. 11.2 机械数据

7.3.8 8 位计数器/延迟发生器/有限状态机

除了节 7.3.4.3 中概述的模式之外，TPLD2001-Q1 还具有四个可在复位计数器模式下作为有限状态机 (FSM) 运行的 8 位计数器。这些 8 位计数器宏单元具有来自连接多路复用器的 4 个输入：计数器输入、FSM 递增/递减、FSM 保持和外部时钟输入；以及进入连接多路复用器的 1 个输出：计数器输出。该宏单元还有电流计数值的 8 位并行输出，该输出直接路由到脉宽调制 (PWM) 发生器宏单元中。

TPLD2001-Q1 CNT/DLY/FSM 方框图图 7-35 CNT/DLY/FSM 方框图
可以针对运行的 FSM 配置以下内容：计数器复位数据和时钟。

  • 计数器复位数据：计数器在满足复位条件时将加载的值可以设置为 1 和 255 之间的任意值。使用用户寄存器可以在系统内更新计数器数据。建议在更新计数器数据寄存器时将计数器置于复位状态，以确保无干扰加载数据。

  • 边沿选择，异步将计数器复位为初始计数器数据的边沿：双边、上升、下降或高电平复位。

  • 时钟输入：OSC0，源自 OSC0（/8、/64、/512、/4096、/32768、/262144）的分频时钟；OSC1，源自 OSC1（/8、/64、/512）的分频时钟；OSC2，源自 OSC2 (/4) 的分频时钟，或外部时钟。

注：

对于未使用的计数器宏单元，将时钟选择 (CLK_SEL) 设置为来自 CMx 的外部 CLK，以减少过多的电流消耗。

FSM UP 输入决定计数器/FSM 的方向、计数是相对于时钟输入的上升沿递减还是递增。当 FSM UP = 低电平时，一旦达到 0，计数器即会递减（向下计数）并复位为初始计数器数据；当 FSM UP = 高电平时，计数器将递增（向上计数）并在达到 255 时复位为初始计数器数据。

FSM KEEP 输入将暂停或锁存当前计数，并忽略任何 FSM UP 或时钟输入。计数复位输入仍将复位计数器，但既不会递减，也不会递增。当 FSM KEEP = 低电平时，计数器将按照配置进行计数；当 FSM KEEP = 高电平时，计数器将暂停。

在触发 UP 或 KEEP 后，会额外增加 2 个时钟周期，用于时钟同步，并提供旁路选项。请注意，绕过时钟同步可能导致计数器重置为未知值。

TPLD2001-Q1 CNT/FSM 时序示例 (DATA = 3)图 7-36 CNT/FSM 时序示例 (DATA = 3)
TPLD2001-Q1 CNT/FSM UP/FSM KEEP 时序示例 (DATA = 3)图 7-37 CNT/FSM UP/FSM KEEP 时序示例 (DATA = 3)