ZHCSY43 April   2025 ADC3664-EP , ADC3664-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性 - 功耗
    6. 5.6 电气特性 - 直流规格
    7. 5.7 电气特性 - 交流规格
    8. 5.8 时序要求
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
        1. 7.3.1.1 模拟输入带宽
        2. 7.3.1.2 模拟前端设计
          1. 7.3.1.2.1 采样干扰滤波器设计
          2. 7.3.1.2.2 模拟输入终端和直流偏置
            1. 7.3.1.2.2.1 交流耦合
            2. 7.3.1.2.2.2 直流耦合
      2. 7.3.2 时钟输入
        1. 7.3.2.1 单端与差分时钟输入
      3. 7.3.3 电压基准
        1. 7.3.3.1 内部电压基准
        2. 7.3.3.2 外部电压基准 (VREF)
        3. 7.3.3.3 外部电压基准，带内部缓冲器 (REFBUF/CTRL)
      4. 7.3.4 数字下变频器
        1. 7.3.4.1 DDC 多路复用器
        2. 7.3.4.2 数字滤波器用途
        3. 7.3.4.3 FS/4 与实时输出混合
        4. 7.3.4.4 数控振荡器 (NCO) 和数字混频器
        5. 7.3.4.5 抽取滤波器
        6. 7.3.4.6 SYNC
        7. 7.3.4.7 带抽取因子的输出格式
      5. 7.3.5 数字接口
        1. 7.3.5.1 输出格式器
        2. 7.3.5.2 输出位映射器
          1. 7.3.5.2.1 2 线模式
          2. 7.3.5.2.2 1 线模式
          3. 7.3.5.2.3 ½ 线模式
        3. 7.3.5.3 输出接口和模式配置
          1. 7.3.5.3.1 配置示例
        4. 7.3.5.4 输出数据格式
      6. 7.3.6 测试图形
    4. 7.4 器件功能模式
      1. 7.4.1 正常运行
      2. 7.4.2 断电选项
    5. 7.5 编程
      1. 7.5.1 仅使用 PIN 引脚的配置
      2. 7.5.2 使用 SPI 接口的配置
        1. 7.5.2.1 寄存器写入
        2. 7.5.2.2 寄存器读取
  9. 8 应用信息免责声明
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 输入信号路径
        2. 8.2.2.2 采样时钟
        3. 8.2.2.3 电压基准
      3. 8.2.3 应用曲线
    3. 8.3 初始化设置
      1. 8.3.1 运行期间寄存器初始化
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 寄存器映射
    1. 9.1 寄存器详细说明
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据

8.5.1 布局指南

在电路板设计过程中，有几个关键信号需要特别注意：

  1. 模拟输入和时钟信号
    • 布线应尽可能短，并应尽可能避免过孔，以更大限度地减小阻抗不连续性。
    • 应使用松散耦合的 100Ω 差分线路进行布线。
    • 差分布线长度应尽可能匹配，以更大限度地减少相位不平衡和 HD2 下降。
  2. 数字输出接口
    • 应使用紧密耦合的 100Ω 差分线路进行布线。
  3. 电压基准
    • 旁路电容应尽可能靠近器件引脚放置，并在顶层 VREF 和 REFGND 之间连接，避免使用过孔。
    • 根据配置，建议在 REFBUF/CTRL 和 REFGND 之间增加一个旁路电容，并将其尽可能靠近顶层上的引脚放置。
  4. 电源和接地连接
    • 为所有电源和接地引脚提供低电阻连接路径。
    • 使用电源和接地平面而不是布线。
    • 避免使用狭窄的隔离路径，那会增加连接电阻。
    • 使用信号/接地/电源电路板层叠来更大限度地增加接地平面和电源平面之间的耦合。