ZHCSY43 April   2025 ADC3664-EP , ADC3664-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性 - 功耗
    6. 5.6 电气特性 - 直流规格
    7. 5.7 电气特性 - 交流规格
    8. 5.8 时序要求
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
        1. 7.3.1.1 模拟输入带宽
        2. 7.3.1.2 模拟前端设计
          1. 7.3.1.2.1 采样干扰滤波器设计
          2. 7.3.1.2.2 模拟输入终端和直流偏置
            1. 7.3.1.2.2.1 交流耦合
            2. 7.3.1.2.2.2 直流耦合
      2. 7.3.2 时钟输入
        1. 7.3.2.1 单端与差分时钟输入
      3. 7.3.3 电压基准
        1. 7.3.3.1 内部电压基准
        2. 7.3.3.2 外部电压基准 (VREF)
        3. 7.3.3.3 外部电压基准，带内部缓冲器 (REFBUF/CTRL)
      4. 7.3.4 数字下变频器
        1. 7.3.4.1 DDC 多路复用器
        2. 7.3.4.2 数字滤波器用途
        3. 7.3.4.3 FS/4 与实时输出混合
        4. 7.3.4.4 数控振荡器 (NCO) 和数字混频器
        5. 7.3.4.5 抽取滤波器
        6. 7.3.4.6 SYNC
        7. 7.3.4.7 带抽取因子的输出格式
      5. 7.3.5 数字接口
        1. 7.3.5.1 输出格式器
        2. 7.3.5.2 输出位映射器
          1. 7.3.5.2.1 2 线模式
          2. 7.3.5.2.2 1 线模式
          3. 7.3.5.2.3 ½ 线模式
        3. 7.3.5.3 输出接口和模式配置
          1. 7.3.5.3.1 配置示例
        4. 7.3.5.4 输出数据格式
      6. 7.3.6 测试图形
    4. 7.4 器件功能模式
      1. 7.4.1 正常运行
      2. 7.4.2 断电选项
    5. 7.5 编程
      1. 7.5.1 仅使用 PIN 引脚的配置
      2. 7.5.2 使用 SPI 接口的配置
        1. 7.5.2.1 寄存器写入
        2. 7.5.2.2 寄存器读取
  9. 8 应用信息免责声明
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 输入信号路径
        2. 8.2.2.2 采样时钟
        3. 8.2.2.3 电压基准
      3. 8.2.3 应用曲线
    3. 8.3 初始化设置
      1. 8.3.1 运行期间寄存器初始化
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 寄存器映射
    1. 9.1 寄存器详细说明
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据

4 引脚配置和功能

图 4-1 RSB (WQFN) 封装，40 引脚
（俯视图）
表 4-1 引脚功能
引脚 类型 说明
名称 编号
输入/基准
AINM 13 I 负模拟输入，通道 A
AINP 12 I 正模拟输入，通道 A
BINP 39 I 正模拟输入，通道 B
BINM 38 I 负模拟输入，通道 B
REFGND 3 I 基准接地输入、0V
VCM 8 O 用于模拟输入的共模电压输出，0.95V
VREF 2 I 外部电压基准输入
时钟
CLKM 7 I ADC 的负差采样时钟输入
CLKP 6 I ADC 的正差分采样时钟输入
配置
PDN/SYNC 1 I 断电/同步输入。该引脚通过 SPI 接口进行配置。高电平有效。该引脚具有内部 21kΩ 下拉电阻器。
REFBUF/CTRL 4 I 该引脚用于配置上电时的默认采样时钟类型和电压基准源。有一个到 AVDD 的内部 100kΩ 上拉电阻器。
复位 9 I 硬件复位。高电平有效。该引脚具有内部 21kΩ 下拉电阻器。
SCLK 35 I 串行接口时钟输入。该引脚具有内部 21kΩ 下拉电阻器。
SDIO 10 I 串行接口数据输入和输出。该引脚具有内部 21kΩ 下拉电阻器。
SEN 16 I 串行接口使能。低电平有效。该引脚具有内部 21kΩ 下拉电阻器至 AVDD。
NC 27 - 不连接
数字接口
DA0P 20 O 线路 0 通道 A 的正差分串行 LVDS 输出。
DA0M 19 O 线路 0 通道 A 的负差分串行 LVDS 输出。
DA1P 18 O 线路 1 通道 A 的正差分串行 LVDS 输出。
DA1M 17 O 线路 1 通道 A 的负差分串行 LVDS 输出。
DB0P 31 O 线路 0 通道 B 的正差分串行 LVDS 输出。
DB0M 32 O 线路 0 通道 B 的负差分串行 LVDS 输出。
DB1P 33 O 线路 1 通道 B 的正差分串行 LVDS 输出。
DB1M 34 O 线路 1 通道 B 的负差分串行 LVDS 输出。
DCLKP 23 O 正差分串行 LVDS 位时钟输出。
DCLKM 22 O 负差分串行 LVDS 位时钟输出。
FCLKP 28 O 正差分串行 LVDS 帧时钟输出。
FCLKM 29 O 负差分串行 LVDS 帧时钟输出。
DCLKINP 25 I 正差分串行 LVDS 位时钟输入。内部 100Ω 差分端接。
DCLKINM 24 I 负差分串行 LVDS 位时钟输入。内部 100Ω 差分端接。
电源
AVDD 5,15,36 I 模拟 1.8V 电源
GND 11、14、37、40、PowerPAD™ I 接地，0V
IOGND 26 I 地，0V，用于数字接口
IOVDD 21.30 I 用于数字接口的 1.8V 电源