ZHCSXX8B March   2025  – November 2025 AM62L

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 端子配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
      1.      11
      2.      12
    3. 5.3 信号说明
      1.      14
      2. 5.3.1  ADC
        1. 5.3.1.1 MAIN 域
          1.        17
      3. 5.3.2  CPSW3G
        1. 5.3.2.1 MAIN 域
          1.        20
          2.        21
          3.        22
          4.        23
      4. 5.3.3  CPTS
        1. 5.3.3.1 MAIN 域
          1.        26
      5. 5.3.4  DDRSS
        1. 5.3.4.1 MAIN 域
          1.        29
      6. 5.3.5  DSI
        1. 5.3.5.1 MAIN 域
          1.        32
      7. 5.3.6  DSS
        1. 5.3.6.1 MAIN 域
          1.        35
      8. 5.3.7  ECAP
        1. 5.3.7.1 MAIN 域
          1.        38
          2.        39
          3.        40
      9. 5.3.8  仿真和调试
        1. 5.3.8.1 MAIN 域
          1.        43
        2. 5.3.8.2 WKUP 域
          1.        45
      10. 5.3.9  EPWM
        1. 5.3.9.1 MAIN 域
          1.        48
          2.        49
          3.        50
          4.        51
      11. 5.3.10 EQEP
        1. 5.3.10.1 MAIN 域
          1.        54
          2.        55
          3.        56
      12. 5.3.11 GPIO
        1. 5.3.11.1 MAIN 域
          1.        59
        2. 5.3.11.2 WKUP 域
          1.        61
      13. 5.3.12 GPMC
        1. 5.3.12.1 MAIN 域
          1.        64
      14. 5.3.13 I2C
        1. 5.3.13.1 MAIN 域
          1.        67
          2.        68
          3.        69
          4.        70
        2. 5.3.13.2 WKUP 域
          1.        72
      15. 5.3.14 MCAN
        1. 5.3.14.1 MAIN 域
          1.        75
          2.        76
          3.        77
      16. 5.3.15 MCASP
        1. 5.3.15.1 MAIN 域
          1.        80
          2.        81
          3.        82
      17. 5.3.16 MCSPI
        1. 5.3.16.1 MAIN 域
          1.        85
          2.        86
          3.        87
          4.        88
      18. 5.3.17 MDIO
        1. 5.3.17.1 MAIN 域
          1.        91
      19. 5.3.18 MMC
        1. 5.3.18.1 MAIN 域
          1.        94
          2.        95
          3.        96
      20. 5.3.19 OSPI
        1. 5.3.19.1 MAIN 域
          1.        99
      21. 5.3.20 电源
        1.       101
      22. 5.3.21 保留
        1.       103
      23. 5.3.22 系统和其他
        1. 5.3.22.1 启动模式配置
          1. 5.3.22.1.1 MAIN 域
            1.         107
        2. 5.3.22.2 时钟
          1. 5.3.22.2.1 RTC 域
            1.         110
          2. 5.3.22.2.2 WKUP 域
            1.         112
        3. 5.3.22.3 系统
          1. 5.3.22.3.1 MAIN 域
            1.         115
          2. 5.3.22.3.2 RTC 域
            1.         117
          3. 5.3.22.3.3 WKUP 域
            1.         119
      24. 5.3.23 计时器
        1. 5.3.23.1 MAIN 域
          1.        122
        2. 5.3.23.2 WKUP 域
          1.        124
      25. 5.3.24 UART
        1. 5.3.24.1 MAIN 域
          1.        127
          2.        128
          3.        129
          4.        130
          5.        131
          6.        132
          7.        133
        2. 5.3.24.2 WKUP 域
          1.        135
      26. 5.3.25 USB
        1. 5.3.25.1 MAIN 域
          1.        138
          2.        139
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  上电小时数 (POH)
    4. 6.4  建议运行条件
    5. 6.5  运行性能点
    6. 6.6  功耗摘要
    7. 6.7  电气特性
      1. 6.7.1  I2C 开漏和失效防护 (I2C OD FS) 电气特性
      2. 6.7.2  失效防护复位（FS 复位）电气特性
      3. 6.7.3  高频振荡器 (HFOSC) 电气特性
      4. 6.7.4  低频振荡器 (LFXOSC) 电气特性
      5. 6.7.5  SDIO 电气特性
      6. 6.7.6  LVCMOS 电气特性
      7. 6.7.7  1P8-LVCMOS 电气特性
      8. 6.7.8  RTC-LVCMOS 电气特性
      9. 6.7.9  ADC 电气特性
      10. 6.7.10 DSI (D-PHY) 电气特性
      11. 6.7.11 USB2PHY 电气特性
      12. 6.7.12 DDR 电气特性
    8. 6.8  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.8.1 OTP 电子保险丝编程的建议运行条件
      2. 6.8.2 硬件要求
      3. 6.8.3 编程序列
      4. 6.8.4 对硬件保修的影响
    9. 6.9  热阻特性
      1. 6.9.1 ANB 封装的热阻特性
    10. 6.10 温度传感器特性
    11. 6.11 时序和开关特性
      1. 6.11.1 时序参数和信息
      2. 6.11.2 电源要求
        1. 6.11.2.1 电源压摆率要求
        2. 6.11.2.2 电源时序
          1. 6.11.2.2.1 无低功耗模式时序
          2. 6.11.2.2.2 仅 RTC 低功耗模式时序
          3. 6.11.2.2.3 RTC + IO + DDR 低功耗模式时序
      3. 6.11.3 系统时序
        1. 6.11.3.1 复位时序
        2. 6.11.3.2 时钟时序
      4. 6.11.4 时钟规格
        1. 6.11.4.1 输入时钟/振荡器
          1. 6.11.4.1.1 WKUP_OSC0 内部振荡器时钟源
            1. 6.11.4.1.1.1 负载电容
            2. 6.11.4.1.1.2 并联电容
          2. 6.11.4.1.2 WKUP_OSC0 LVCMOS 数字时钟源
          3. 6.11.4.1.3 LFOSC0 内部振荡器时钟源
          4. 6.11.4.1.4 LFOSC0 LVCMOS 数字时钟源
          5. 6.11.4.1.5 未使用 LFOSC0
        2. 6.11.4.2 输出时钟
        3. 6.11.4.3 PLL
        4. 6.11.4.4 时钟和控制信号转换的建议系统预防措施
      5. 6.11.5 外设
        1. 6.11.5.1  CPSW3G
          1. 6.11.5.1.1 CPSW3G MDIO 时序
          2. 6.11.5.1.2 CPSW3G RMII 时序
          3. 6.11.5.1.3 CPSW3G RGMII 时序
        2. 6.11.5.2  CPTS
        3. 6.11.5.3  DDRSS
        4. 6.11.5.4  DSI
        5. 6.11.5.5  DSS
        6. 6.11.5.6  ECAP
        7. 6.11.5.7  仿真和调试
          1. 6.11.5.7.1 迹线
          2. 6.11.5.7.2 JTAG
        8. 6.11.5.8  EPWM
        9. 6.11.5.9  EQEP
        10. 6.11.5.10 GPIO
        11. 6.11.5.11 GPMC
          1. 6.11.5.11.1 GPMC 和 NOR 闪存 - 同步模式
          2. 6.11.5.11.2 GPMC 和 NOR 闪存 - 异步模式
          3. 6.11.5.11.3 GPMC 和 NAND 闪存 - 异步模式
        12. 6.11.5.12 I2C
        13. 6.11.5.13 MCAN
        14. 6.11.5.14 MCASP
        15. 6.11.5.15 MCSPI
          1. 6.11.5.15.1 MCSPI - 控制器模式
          2. 6.11.5.15.2 MCSPI - 外设模式
        16. 6.11.5.16 MMCSD
          1. 6.11.5.16.1 MMC0 - eMMC/SD/SDIO 接口
            1. 6.11.5.16.1.1  旧 SDR 模式
            2. 6.11.5.16.1.2  高速 SDR 模式
            3. 6.11.5.16.1.3  高速 DDR 模式
            4. 6.11.5.16.1.4  HS200 模式
            5. 6.11.5.16.1.5  默认速度模式
            6. 6.11.5.16.1.6  高速模式
            7. 6.11.5.16.1.7  UHS–I SDR12 模式
            8. 6.11.5.16.1.8  UHS–I SDR25 模式
            9. 6.11.5.16.1.9  UHS–I SDR50 模式
            10. 6.11.5.16.1.10 UHS-I DDR50 模式
            11. 6.11.5.16.1.11 UHS–I SDR104 模式
          2. 6.11.5.16.2 MMC1/MMC2 - SD/SDIO 接口
            1. 6.11.5.16.2.1 默认速度模式
            2. 6.11.5.16.2.2 高速模式
            3. 6.11.5.16.2.3 UHS–I SDR12 模式
            4. 6.11.5.16.2.4 UHS–I SDR25 模式
            5. 6.11.5.16.2.5 UHS–I SDR50 模式
            6. 6.11.5.16.2.6 UHS-I DDR50 模式
            7. 6.11.5.16.2.7 UHS–I SDR104 模式
        17. 6.11.5.17 OSPI
          1. 6.11.5.17.1 OSPI0 PHY 模式
            1. 6.11.5.17.1.1 具有 PHY 数据训练的 OSPI0
            2. 6.11.5.17.1.2 无数据训练的 OSPI0
              1. 6.11.5.17.1.2.1 OSPI0 PHY SDR 时序
          2. 6.11.5.17.2 OSPI0 Tap 模式
            1. 6.11.5.17.2.1 OSPI0 Tap SDR 时序
            2. 6.11.5.17.2.2 OSPI0 Tap DDR 时序
        18. 6.11.5.18 计时器
        19. 6.11.5.19 UART
        20. 6.11.5.20 USB
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 处理器子系统
      1. 7.2.1 Arm Cortex-A53 子系统 (A53SS)
    3. 7.3 其他子系统
      1. 7.3.1 数据移动子系统 (DMSS)
      2. 7.3.2 外设 DMA 控制器 (PDMA)
    4. 7.4 外设
      1. 7.4.1  ADC
      2. 7.4.2  千兆位以太网交换机 (CPSW3G)
      3. 7.4.3  DDR 子系统 (DDRSS)
      4. 7.4.4  显示子系统 (DSS)
      5. 7.4.5  增强型捕获 (ECAP)
      6. 7.4.6  错误定位器模块 (ELM)
      7. 7.4.7  增强型脉宽调制 (EPWM)
      8. 7.4.8  增强型正交编码器脉冲 (EQEP)
      9. 7.4.9  通用接口 (GPIO)
      10. 7.4.10 通用存储器控制器 (GPMC)
      11. 7.4.11 全局时基计数器 (GTC)
      12. 7.4.12 内部集成电路 (I2C)
      13. 7.4.13 模块化控制器局域网 (MCAN)
      14. 7.4.14 多通道音频串行端口 (MCASP)
      15. 7.4.15 多通道串行外设接口 (MCSPI)
      16. 7.4.16 多媒体卡安全数字 (MMCSD)
      17. 7.4.17 八进制串行外设接口 (OSPI)
      18. 7.4.18 计时器
      19. 7.4.19 实时时钟 (RTC)
      20. 7.4.20 通用异步收发器 (UART)
      21. 7.4.21 通用串行总线子系统 (USBSS)
  9. 8 应用、实施和布局
    1. 8.1 器件连接和布局基本准则
      1. 8.1.1 电源
        1. 8.1.1.1 电源设计
        2. 8.1.1.2 配电网络实施指南
      2. 8.1.2 外部振荡器
      3. 8.1.3 JTAG、仿真和跟踪
      4. 8.1.4 未使用的引脚
    2. 8.2 外设和接口的相关设计信息
      1. 8.2.1 DDR 电路板设计和布局布线指南
      2. 8.2.2 OSPI/QSPI/SPI 电路板设计和布局指南
        1. 8.2.2.1 无环回、内部 PHY 环回和内部焊盘环回
        2. 8.2.2.2 外部电路板环回
        3. 8.2.2.3 DQS（仅适用于八路 SPI 器件）
      3. 8.2.3 USB VBUS 设计指南
      4. 8.2.4 高速差分信号布线指南
      5. 8.2.5 散热解决方案指导
    3. 8.3 时钟布线指南
      1. 8.3.1 振荡器路由
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11.   修订历史记录
  12. 10机械、封装和可订购信息
    1. 10.1 封装信息

8.2.1 DDR 电路板设计和布局布线指南

AM62x、AM62Lx DDR 电路板设计和布局布线指南旨在为所有设计人员简化 DDR 系统的实现。并将要求提炼为一组布局和布线规则，使设计人员能够针对 TI 支持的拓扑成功实施稳健的设计。TI 仅支持遵循本文档中指导原则且使用 DDR4 或 LPDDR4 存储器的电路板设计。