ZHCSXX8 数据表 | 德州仪器 TI.com.cn

ZHCSXX8B March 2025 – November 2025 AM62L

PRODUCTION DATA

1
1 特性
2 应用
3 说明
1. 3.1 功能方框图
4 器件比较
1. 4.1 相关产品
5 端子配置和功能
1. 5.1 引脚图
2. 5.2 引脚属性
  1. 11
  2. 12
3. 5.3 信号说明
  1. 14
  2. 5.3.1 ADC
    1. 5.3.1.1 MAIN 域
      1. 17
  3. 5.3.2 CPSW3G
    1. 5.3.2.1 MAIN 域
      1. 20
      2. 21
      3. 22
      4. 23
  4. 5.3.3 CPTS
    1. 5.3.3.1 MAIN 域
      1. 26
  5. 5.3.4 DDRSS
    1. 5.3.4.1 MAIN 域
      1. 29
  6. 5.3.5 DSI
    1. 5.3.5.1 MAIN 域
      1. 32
  7. 5.3.6 DSS
    1. 5.3.6.1 MAIN 域
      1. 35
  8. 5.3.7 ECAP
    1. 5.3.7.1 MAIN 域
      1. 38
      2. 39
      3. 40
  9. 5.3.8 仿真和调试
    1. 5.3.8.1 MAIN 域
      1. 43
    2. 5.3.8.2 WKUP 域
      1. 45
  10. 5.3.9 EPWM
    1. 5.3.9.1 MAIN 域
      1. 48
      2. 49
      3. 50
      4. 51
  11. 5.3.10 EQEP
    1. 5.3.10.1 MAIN 域
      1. 54
      2. 55
      3. 56
  12. 5.3.11 GPIO
    1. 5.3.11.1 MAIN 域
      1. 59
    2. 5.3.11.2 WKUP 域
      1. 61
  13. 5.3.12 GPMC
    1. 5.3.12.1 MAIN 域
      1. 64
  14. 5.3.13 I2C
    1. 5.3.13.1 MAIN 域
      1. 67
      2. 68
      3. 69
      4. 70
    2. 5.3.13.2 WKUP 域
      1. 72
  15. 5.3.14 MCAN
    1. 5.3.14.1 MAIN 域
      1. 75
      2. 76
      3. 77
  16. 5.3.15 MCASP
    1. 5.3.15.1 MAIN 域
      1. 80
      2. 81
      3. 82
  17. 5.3.16 MCSPI
    1. 5.3.16.1 MAIN 域
      1. 85
      2. 86
      3. 87
      4. 88
  18. 5.3.17 MDIO
    1. 5.3.17.1 MAIN 域
      1. 91
  19. 5.3.18 MMC
    1. 5.3.18.1 MAIN 域
      1. 94
      2. 95
      3. 96
  20. 5.3.19 OSPI
    1. 5.3.19.1 MAIN 域
      1. 99
  21. 5.3.20 电源
    1. 101
  22. 5.3.21 保留
    1. 103
  23. 5.3.22 系统和其他
    1. 5.3.22.1 启动模式配置
      1. 5.3.22.1.1 MAIN 域
        
        107
    2. 5.3.22.2 时钟
      1. 5.3.22.2.1 RTC 域
        
        110
      2. 5.3.22.2.2 WKUP 域
        
        112
    3. 5.3.22.3 系统
      1. 5.3.22.3.1 MAIN 域
        
        115
      2. 5.3.22.3.2 RTC 域
        
        117
      3. 5.3.22.3.3 WKUP 域
        
        119
  24. 5.3.23 计时器
    1. 5.3.23.1 MAIN 域
      1. 122
    2. 5.3.23.2 WKUP 域
      1. 124
  25. 5.3.24 UART
    1. 5.3.24.1 MAIN 域
      1. 127
      2. 128
      3. 129
      4. 130
      5. 131
      6. 132
      7. 133
    2. 5.3.24.2 WKUP 域
      1. 135
  26. 5.3.25 USB
    1. 5.3.25.1 MAIN 域
      1. 138
      2. 139
4. 5.4 引脚连接要求
6 规格
7 详细说明
8 应用、实施和布局
9 器件和文档支持
修订历史记录
10机械、封装和可订购信息
1. 10.1 封装信息

6.5 运行性能点

表 6-1 定义了每个器件速度等级的时钟的最大工作频率，表 6-2 定义了器件子系统和内核时钟的仅有有效运行性能点 (OPP)。

表 6-1 器件速度等级

速度等级	最大工作频率 (MHz)				最大转换率 (MT/s)⁽¹⁾
速度等级	A53SS (Cortex-A53x)	MAIN_SYSCLK0	PER_SYSCLK0	WKUP_SYSCLK0	DDR4	LPDDR4
E	833	500	400	400	1600	1600
O	1250	500	400	400	1600	1600

(1) 最大 DDR 频率将根据系统中使用的特定存储器类型（供应商）以及根据 PCB 实现进行限制。有关可实现最大 DDR 频率的适当 PCB 实现，请参阅DDR 电路板设计和布局布线指南。

表 6-2 器件运行性能点

OPP	A53SS⁽¹⁾	固定工作频率选项 (MHz)			MT/s⁽⁴⁾
OPP	A53SS⁽¹⁾	MAIN_SYSCLK0⁽²⁾	PER_SYSCLK0⁽³⁾	WKUP_SYSCLK0⁽²⁾	DDR4	LPDDR4
高	从 ARM0 PLL 旁路至速度等级最大值	500	400	400	速度等级最大值	从 250（DRAM DLL 关闭模式）⁽⁵⁾ 至速度等级最大值

(1) 初始工作频率，在启动时由软件设置。支持启动后动态频率调节 (DFS)。

(2) 初始工作频率，在启动时由软件设置。针对初始工作频率与 PLL 旁路之间的频率变化提供运行时支持

(3) 固定工作频率，在启动时由软件设置。

(4) 最大 DDR 频率将根据系统中使用的特定存储器类型（供应商）以及根据 PCB 实现进行限制。有关可实现最大 DDR 频率的适当 PCB 实现，请参阅DDR 电路板设计和布局布线指南。

(5) 源自 DDR0_CK0 和 DDR0_CK0_n 的 DDR PLL 输出，通常以频率单位定义。因此，在旁路模式下运行时，“DRAM DLL 关闭模式”事务速率等于 DDR PLL 输出频率的 2 倍。