ZHCSTT1E November 2023 – October 2025 LMK3H0102
PRODUCTION DATA
R9 如表 8-19 所示。
返回到汇总表。
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 15:12 | OTP_ID | R/W |
0x3 (V33) 0x1 (V18) | 用于识别 OTP 配置的可配置字段。可在 I2C 模式下用作 4 位备用字段。该字段存储在 EFUSE 中。 |
| 11:9 | SSC_CONFIG_SEL | R/W | 0x0 | SSC 调制配置。如果需要中心展频调制，则需要自定义 SSC 配置。还提供四种预配置的向下展频调制深度。任何其他调制深度都需要自定义 SSC 配置。该字段存储在 EFUSE 中。 预配置的 SSC 选项专门用于 100MHz 时钟输出。对于其他输出频率，TI 建议创建自定义 SSC 配置。 0h：自定义 SSC 配置 - 有关创建自定义配置的详细信息，请参阅展频时钟。 1h：–0.10% 预配置向下展频。 2h：–0.25% 预配置向下展频。 3h：–0.30% 预配置向下展频。 4h：–0.50% 预配置向下展频。 所有其他值：保留 |
| 8 | OUT_FMT_SRC_SEL | R/W | 0x1 | 强制 FMT_ADDR 引脚覆盖 OTP 模式下的输出格式寄存器设置。在 I2C 模式下，FMT_ADDR 引脚不会用于此目的。该字段存储在 EFUSE 中。 0h：在 OTP 模式下选择输出格式时，FMT_ADDR 引脚被忽略。 1h：FMT_ADDR 引脚在 OTP 模式下会覆盖寄存器设置。输出格式为 LP-HCSL，端接电阻器阻值基于启动时的 FMT_ADDR 引脚状态。 |
| 7:4 | OUT1_LPHSCL_AMP_SEL | R/W | 0x6 | 使用 LP-HCSL 输出格式时的 OUT1 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。 |
| 3:0 | OUT0_LPHSCL_AMP_SEL | R/W | 0x6 | 使用 LP-HCSL 输出格式时的 OUT0 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。 |