ZHCSTT1E November   2023  – October 2025 LMK3H0102

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 I2C 接口规范
  7. 6 参数测量信息
    1. 6.1 输出格式配置
    2. 6.2 差分电压测量术语
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 器件块级描述
      2. 7.3.2 器件配置控制
      3. 7.3.3 OTP 模式
      4. 7.3.4 I2C 模式
    4. 7.4 器件功能模式
      1. 7.4.1 失效防护输入
      2. 7.4.2 分数输出分频器
        1. 7.4.2.1 FOD 模式运行
        2. 7.4.2.2 边缘组合器
        3. 7.4.2.3 数字状态机
        4. 7.4.2.4 展频时钟
        5. 7.4.2.5 整数边界杂散
      3. 7.4.3 输出行为
        1. 7.4.3.1 输出格式选择
          1. 7.4.3.1.1 输出格式类型
            1. 7.4.3.1.1.1 LP-HCSL 端接
        2. 7.4.3.2 输出压摆率控制
        3. 7.4.3.3 REF_CTRL 运行
      4. 7.4.4 输出使能
        1. 7.4.4.1 输出使能控制
        2. 7.4.4.2 输出使能极性
        3. 7.4.4.3 独立输出使能
        4. 7.4.4.4 输出禁用行为
      5. 7.4.5 器件默认设置
    5. 7.5 编程
      1. 7.5.1 I2C 串行接口
      2. 7.5.2 一次性编程序列
  9. 8 器件寄存器
    1. 8.1 寄存器映射
      1. 8.1.1  R0 寄存器（地址 = 0x0）[复位 = 0x0861/0x0863]
      2. 8.1.2  R1 寄存器（地址 = 0x1）[复位 = 0x5599]
      3. 8.1.3  R2 寄存器（地址 = 0x2）[复位 = 0xC28F]
      4. 8.1.4  R3 寄存器（地址 = 0x3）[复位 = 0x1801]
      5. 8.1.5  R4 寄存器（地址 = 0x4）[复位 = 0x0000]
      6. 8.1.6  R5 寄存器（地址 = 0x5）[复位 = 0x0000]
      7. 8.1.7  R6 寄存器（地址 = 0x6）[复位 = 0x0AA0]
      8. 8.1.8  R7 寄存器（地址 = 0x7）[复位 = 0x6503]
      9. 8.1.9  R8 寄存器（地址 = 0x8）[复位 = 0xC28F]
      10. 8.1.10 R9 寄存器（地址 = 0x9）[复位 = 0x3166]
      11. 8.1.11 R10 寄存器（地址 = 0xA）[复位 = 0x0010]
      12. 8.1.12 R11 寄存器（地址 = 0xB）[复位 = 0x0000]
      13. 8.1.13 R12 寄存器（地址 = 0xC）[复位 = 0xE800]
      14. 8.1.14 R146 寄存器（地址 = 0x92）[复位 = 0x0000]
      15. 8.1.15 R147 寄存器（地址 = 0x93）[复位 = 0x0000]
      16. 8.1.16 R148 寄存器（地址 = 0x94）[复位 = 0x0000]
      17. 8.1.17 R238 寄存器（地址 = 0xEE）[复位 = 0x0000]
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 应用方框图示例
      2. 9.2.2 设计要求
      3. 9.2.3 详细设计过程
      4. 9.2.4 示例：更改输出频率
      5. 9.2.5 串扰
      6. 9.2.6 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 上电时序
      2. 9.3.2 去耦电源输入
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.4.3.1 输出格式选择

该器件支持 LP-HCSL（85Ω 和 100Ω 内部端接）、LVDS 和 LVCMOS。对于 LVCMOS 输出，如果 VDD 为 3.3V，则 VDDO 可以为 1.8V、2.5V 或 3.3V。否则，VDDO 的电压必须与 VDD 相同。当 OUT0 和 OUT1 使用不同的格式时，DC-LVDS 和差分 LVCMOS 与所有其他格式具有 180 度的相位差。

表 7-5 使用寄存器确定输出格式
OUT0_FMT/OUT1_FMT 说明
0x0 LP-HCSL 100Ω 端接
0x1 LP-HCSL 85Ω 端接
0x2 交流耦合 LVDS
0x3 直流耦合 LVDS
0x4

在 OUTx_P 上启用 LVCMOS

在 OUTx_N 上禁用 LVCMOS
0x5

在 OUTx_P 上禁用 LVCMOS

在 OUTx_N 上启用 LVCMOS
0x6 在 OUTx_P 上启用 LVCMOS

在 OUTx_N 上启用 LVCMOS

具有 180 度的相位差

(1)
0x7 在 OUTx_P 上启用 LVCMOS

在 OUTx_N 上启用 LVCMOS

OUTx_P 和 OUTx_N 同相
(1) 如果同时需要 OUTx_P 和 OUTx_N 引线，为了获得出色输出性能，TI 建议使用具有 180 度相位差的 LVCMOS。

在 OTP 模式下，FMT_ADDR 引脚功能可由 OUT_FMT_SRC_SEL (R9[8]) 确定。表 7-6 介绍了使用 OUT_FMT_SRC_SEL 字段时可用的输出格式设置。如果使用 FMT_ADDR 引脚进行输出格式选择，则不得将该引脚配置为独立输出使能。

表 7-6 FMT_ADDR 输出格式选项
OUT_FMT_SRC_SEL FMT_ADDR 引脚 输出格式
0 X 由 OUT0_FMT (R6[2:0])/OUT1_FMT (R7[4:2]) 设置
1 GND LP-HCSL 100Ω 端接
1 VDD LP-HCSL 85Ω 端接