ZHCSBJ5B September   2013  – November 2025 ADS5474-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 计时特点
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 输入配置
      2. 6.1.2 时钟输入
      3. 6.1.3 数字输出
  8. 7 应用和实施
    1. 7.1 电源相关建议
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 规范的定义
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

4 引脚配置和功能

ADS5474-SP HFG 封装，84 引脚 CFP（俯视图）图 4-1 HFG 封装，84 引脚 CFP（俯视图）
表 4-1 引脚功能
引脚 类型(1) 说明
名称 编号
AIN 17 I 差分输入信号（正）
AIN 18 I 差分输入信号（负）
AVDD3 37、39、41 P 模拟电源 (3.3V)
AVDD5 4、9、14、15、20、23、25、27、29、33 P 模拟电源 (5V)
CLK 11 I 差分输入时钟（正）。在上升沿上启动转换。
CLK 12 I 差分输入时钟（负）
D0、D0 50、51 O LVDS 数字输出对、最低有效位 (LSB)
D1、D1、
D2–D5、
D6-D7、
D8-D12		 52、53、56–63、65–68、71–82 O LVDS 数字输出对
D13、D13 81、82 O LVDS 数字输出对，最高有效位 (MSB)
DRY、DRY 84、83 O 数据就绪 LVDS 输出对
DVDD3 2、54、70 P 数字和输出驱动器电源 (3.3V)
GND 1、3、8、10、13、16、19、21、22、24、26、28、30、32、34、36、38、40、42、43、55、64、69 GND 接地
NC 5、6、46、47、48、49 不适用 无连接
OVR、OVR 45、44 O 超范围指示器 LVDS 输出。逻辑高电平表示模拟输入超过满量程范围。
PDWN 35 I 断电（高电平有效）。当 PDWN 引脚为逻辑高电平时，器件处于睡眠模式。当 PDWN 为逻辑低电平（接地）时，ADC 转换器唤醒。
（此引脚未在 ADS5463-SP 及 ADS5444-SP 上使用）
VCM 31 O 共模电压输出（标称值为 3.1V）。通常用于直流耦合应用，可将输入信号设置为正确的共模电压。
（此引脚未在 ADS5463-SP 及 ADS5444-SP 上使用）
VREF 7 I/O 基准电压输入/输出（标称 2.4V）
(1) I = 输入、O = 输出、GND = 接地、P = 电源、I/O = 双向、N/A = 不适用