提高电压压摆率会导致 MOSFET 的栅极和源极信号上出现电压振铃（过冲和下冲）。过冲的幅度与压摆率（由栅极电流控制）直接相关。有关栅极电流对压摆率和振铃的影响，请参阅 图 3-1。系统设计工程师有责任确保电压尖峰不超过电机驱动器的绝对最大额定值，尤其是栅极和源极引脚额定值。在超过电机驱动器额定值的情况下运行，将会影响器件性能和可靠性，从而导致意外行为/快速磨损。

图 3-1 栅极电流对压摆率和振铃的影响：a) 栅极电流 - 64mA（左）；b) 栅极电流 - 1024mA（右）

另一个经常被忽略的关键规格，是电机驱动器源节点可承受的绝对最大压摆率。许多旧器件和主要竞争器件的绝对最大压摆率规格为 1V/us，从而限制了开关速度。还值得注意的是，MOSFET 电压漏源压摆率不是线性的，而是类似于 S 曲线，因为这是电容充电的模拟特性。这意味着，压摆率可能高于中间部分的器件额定值。对于需通过探索更快压摆率开关速度以提升开关效率的客户而言，这构成了一项严重限制。德州仪器 (TI) 的新款 48V 驱动器 DRV8363-Q1 是专门针对这一考虑因素而设计的，并在源极节点上提供最大 20V/ns 压摆率容差。DRV8363-Q1 的新额定值可提高系统稳健性，以实现更快的压摆率，从而避免驱动器成为系统性能的限制因素。

添加 RC 缓冲器或遵循适当的 PCB 设计实践，可以减少振铃的影响。最后，系统设计工程师在为系统选择栅极电流之前，必须考虑 EMI 限制和驱动器电压额定值。任一侧各有优缺点，包括 PCB 对寄生效应的整体稳健性，这些寄生效应会影响系统的理想压摆率。