4 R 引脚干扰基本知识

当短接的 DE 和 nRE 线路从高电平转换为低电平时，收发器从在总线上发送转换到读取总线。R 通过电阻上拉至 VCC，这意味着它具有高空闲状态。当存在高电平总线电容时，剩余的最后一位可以从收发器之前发送的时刻输出到 R 引脚上。这是由于电容降低了总线上的放电速率。这对于使用 UART 协议的系统而言可能是一个特殊问题。如果 R 引脚暂时下降至低电平，MCU 可能会将此读取为错误的启动条件。

图 4-1 以图形方式呈现此干扰。nRE/DE 引脚被切换至接收模式，而 A-B 总线差分缓慢转换至高电压。由于 A-B 总线上的电容，从器件之前发送数据的时刻读取 RXD 电压。在这种情况下，R 引脚会显示低电压，这称为“RXD 干扰状态”。大于 1V 的压降可能会导致 UART 错误。在本文中，任何大于 1V 的压降都可视为干扰状态。

当差分输出 (A-B) 线路放电的时间大于开启接收器模式的时间时，RXD 引脚将经历方程式 1 中所示的电压变化。当接收器开始读取总线时，差分总线仍在放电。由于总线设置和电容不同，此放电时间可能存在很大差异。