ZHCAEI1 September   2024 AM6442

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
    1. 1.1 AM64x 和 AM243x EVM
    2. 1.2 SoC 架构
      1. 1.2.1 AM64x
      2. 1.2.2 AM243x
    3. 1.3 外设
      1. 1.3.1 CPSW3G
      2. 1.3.2 PRU-ICSSG
    4. 1.4 以太网软件架构
    5. 1.5 先决条件
      1. 1.5.1 硬件要求
      2. 1.5.2 软件要求
        1. 1.5.2.1 资源分配 - AM64x
        2. 1.5.2.2 SBL 更新
  5. 2 多核 5 以太网端口实现
  6. 3 PRU-ICSSG 上支持的配置
  7. 4 实施
    1. 4.1 系统示例
      1. 4.1.1 软件架构
      2. 4.1.2 5 以太网端口示例
  8. 5 调试步骤
  9. 6 参考日志
  10. 7 ICSSG0 和 ICSSG1 功能测试
  11. 8 ICSSG 和 CPSW
  12. 9 总结
  13. 10参考资料

2 多核 5 以太网端口实现

多核 5 以太网端口可通过以下两种方法之一实现：

  • 2 个以太网端口来自 ICSSG0，2 个以太网端口来自 ICSSG1，1 个以太网端口来自 CPSW。

或

  • 2 个以太网端口来自 ICSSG0，1 个以太网端口来自 ICSSG1，2 个以太网端口来自 CPSW。

以上是可通过使用具有 HSE 端口的 SEM 扩展卡（为 ICSSG0 添加两个额外的以太网端口）实现的方法的详细信息。