ZHCAEI1 September   2024 AM6442

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
    1. 1.1 AM64x 和 AM243x EVM
    2. 1.2 SoC 架构
      1. 1.2.1 AM64x
      2. 1.2.2 AM243x
    3. 1.3 外设
      1. 1.3.1 CPSW3G
      2. 1.3.2 PRU-ICSSG
    4. 1.4 以太网软件架构
    5. 1.5 先决条件
      1. 1.5.1 硬件要求
      2. 1.5.2 软件要求
        1. 1.5.2.1 资源分配 - AM64x
        2. 1.5.2.2 SBL 更新
  5. 2 多核 5 以太网端口实现
  6. 3 PRU-ICSSG 上支持的配置
  7. 4 实施
    1. 4.1 系统示例
      1. 4.1.1 软件架构
      2. 4.1.2 5 以太网端口示例
  8. 5 调试步骤
  9. 6 参考日志
  10. 7 ICSSG0 和 ICSSG1 功能测试
  11. 8 ICSSG 和 CPSW
  12. 9 总结
  13. 10参考资料

摘要

本文档为德州仪器 (TI) 基于 Arm® 的片上系统 (SoC) AM64x 和 AM243x 器件上（支持使用 R5F 和 A53 内核）五个以太网®端口的设计、开发、实施和性能指标提供了指导。目前，由于通用平台以太网交换机 (CPSW3G) 和工业通信子系统 (PRU-ICSSG) 以太网端口同时工作，因此该实施仅适用于基于 RTOS 的多核方案。

重要： 目前，公开发布的 MCU+ SDK 不支持该实施。请关注常见问题解答，了解更多更新的详细信息。