ZHCAEI1 September   2024 AM6442

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
    1. 1.1 AM64x 和 AM243x EVM
    2. 1.2 SoC 架构
      1. 1.2.1 AM64x
      2. 1.2.2 AM243x
    3. 1.3 外设
      1. 1.3.1 CPSW3G
      2. 1.3.2 PRU-ICSSG
    4. 1.4 以太网软件架构
    5. 1.5 先决条件
      1. 1.5.1 硬件要求
      2. 1.5.2 软件要求
        1. 1.5.2.1 资源分配 - AM64x
        2. 1.5.2.2 SBL 更新
  5. 2 多核 5 以太网端口实现
  6. 3 PRU-ICSSG 上支持的配置
  7. 4 实施
    1. 4.1 系统示例
      1. 4.1.1 软件架构
      2. 4.1.2 5 以太网端口示例
  8. 5 调试步骤
  9. 6 参考日志
  10. 7 ICSSG0 和 ICSSG1 功能测试
  11. 8 ICSSG 和 CPSW
  12. 9 总结
  13. 10参考资料

1.5.2.1 资源分配 - AM64x

首先必须使用资源管理器来将任何外设分配给任何内核。用户可以使用 sysconfig 工具以不同模式（MII、RMII、RGMII）配置 ICSSG0、ICSSG1 和 CPSW 以太网端口，并根据需要连接到内核。

警告：

以下示例适用于具有 A53 内核的 AM64x：

AM243x 没有 A53 内核。

根据用例进行资源分配。

使用以下步骤启用该特性：

  1. 导航至 MCU-PLUS-SDK 安装目录（在本文档中，这称为 MCU_SDK_HOME）。
    例如：C:\ti\mcu_plus_sdk_am64x_09_01_00_41
  2. 打开命令提示符并运行以下命令：
    gmake -s -C tools/sysfw/boardcfg configure SOC=am64x
  3. 在 A53 内核中将 CPSW、ICSSG0 和 ICSSG1 的 Tx 和 Rx 通道数更改为 0。
    AM6442 SysConfig：数据包 DMA图 1-6 SysConfig：数据包 DMA
  4. 更新通道数后，值如下所示：
    • CPSW Tx 通道数 = 0
    • CPSW Rx 通道数 = 0
    • ICSSG0 Tx 通道数 = 0
    • ICSSG0 Rx 通道数 = 0
    • ICSSG1 Tx 通道数 = 0
    • ICSSG1 Rx 通道数 = 0
    AM6442 SysConfig：数据包 DMA 环形加速器图 1-7 SysConfig：数据包 DMA 环形加速器
    • CPSW Tx 通道的环数 = 0
    • CPSW Rx 通道的环数 = 0
    • CPSW Rx 流的环数 = 0
    • ICSSG0 Tx 通道的环数 = 0
    • ICSSG0 Rx 通道的环数 = 0
    • ICSSG0 Rx 流的环数 = 0
    • ICSSG1 Tx 通道的环数 = 0
    • ICSSG1 Rx 通道的环数 = 0
    • ICSSG1 Rx 流的环数 = 0
  5. R5 非安全 0-1 内核 (main-0-r5-0-1) 中的 (0,0) 更改为 (8,1)。
  6. 将资源共享从 A52 -> r5_ss_0-1 更改为 r5_ss_0-1 -> r5_ss_0-3。
  7. gmake -s -C tools/sysfw/boardcfg configure-gen SOC=am64x
  8. 导航至以下文件。
    source/drivers/sciclient/sciclient_default_boardcfg/am64x/sciclient_defaultBoardcfg_rm.c
  9. 对于 CPSW 相关更改，将内核分配从 A53 -> r5_ss_0-1 更改为 r5_ss_0-1 -> r5_ss_0-3。有三处 A53 更改和三处 r5-0-1 更改。