ZHCAEI1
September 2024
AM6442
1
摘要
商标
1
引言
1.1
AM64x 和 AM243x EVM
1.2
SoC 架构
1.2.1
AM64x
1.2.2
AM243x
1.3
外设
1.3.1
CPSW3G
1.3.2
PRU-ICSSG
1.4
以太网软件架构
1.5
先决条件
1.5.1
硬件要求
1.5.2
软件要求
1.5.2.1
资源分配 - AM64x
1.5.2.2
SBL 更新
2
多核 5 以太网端口实现
3
PRU-ICSSG 上支持的配置
4
实施
4.1
系统示例
4.1.1
软件架构
4.1.2
5 以太网端口示例
5
调试步骤
6
参考日志
7
ICSSG0 和 ICSSG1 功能测试
8
ICSSG 和 CPSW
9
总结
10
参考资料
5
调试步骤
linker.cmd 文件必须包含未缓存的共享存储器区域所需的内容。
必须在 syscfg 中指定该区域。
首先在 syscfg-GUI 中打开 ICSSG1 模块。
接下来,打开 ICSSG0 模块。
ICSSG0 MII 引脚配置和 CPSW RGMII1 引脚配置共用四个引脚。
这些引脚用于冲突检测,CRS 用于两个 MII 以太网端口。
禁用 ICSSG0 MII 引脚配置上的两个信号。
图 5-1
SysConfig:ICSSG0 和 ICSSG1:MII 模式:对 R5FSS0-0 的分配
在 syscfg-GUI 中声明 PRUSS 模块的 INTC 配置,如下所示:
→ 引脚 41:MII[0] → 通道 7
图 5-2
SysConfig:INTC 配置:PRU 引脚 41
→ 引脚 53:MII[1] → 通道 7
图 5-3
SysConfig:INTC 配置:PRU 引脚 53
确保在所有模块中打开 LwIP。
SEM 板仅支持 MII PHY (DP83826e)。
因此,仅支持使用 100M 进行测试。
DP83826e PHY 需要在 syscfg-GUI 中声明复位引脚,配置如下:
→ AM64x:CONFIG_GPIO_31 → 输出 → GPIO0 → 引脚 R17 → 上拉
图 5-4
SysConfig:GPIO 引脚 31:DP83826e PHY 复位引脚
CONFIG_GPIO_32 → 输出 → GPIO0 → 引脚 P16 → 上拉
图 5-5
SysConfig:GPIO 引脚 32:DP83826e PHY 复位引脚
仅为活动内核启用 IPC。
切勿为不同的内核打开不匹配的 IPC 配置。
确保所有内核的 IPC 配置方式相同。