ZHCAED0 August   2024 MCF8315C , MCF8315C-Q1 , MCF8316C-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2电源引脚设计建议
    1. 2.1 VM
    2. 2.2 电荷泵：CPH、CPL、CP
    3. 2.3 降压转换器：FB_BK、SW_BK、GND_BK
    4. 2.4 AVDD
    5. 2.5 DVDD
    6. 2.6 PGND、AGND、DGND
    7. 2.7 散热焊盘
  6. 3MCF831xC 降压稳压器概述
    1. 3.1 降压稳压器运行模式
    2. 3.2 降压稳压器输出电压
    3. 3.3 降压电源时序
    4. 3.4 降压电感器选择
    5. 3.5 不使用降压稳压器的 MCF831xC 运行
  7. 4MCF831xC IO 引脚设计建议
    1. 4.1 SPEED 引脚
    2. 4.2 BRAKE、DIR、DRVOFF 引脚
    3. 4.3 EXT_CLK、EXT_WD
    4. 4.4 ALARM
    5. 4.5 DACOUT1、DACOUT2
    6. 4.6 SDA、SCL
    7. 4.7 nFAULT 和 FG 引脚
  8. 5MCF831xC PCB 原理图和布局建议
    1. 5.1 单个接地平面
    2. 5.2 AVDD 短接至 FB_BK 的单个接地平面
    3. 5.3 两个接地平面
  9. 6总结
  10. 7参考资料

4.7 nFAULT 和 FG 引脚

nFAULT 和 FG 是带 IO 结构的数字输出引脚，如图 4-7 所示。这些是漏极开路引脚，需要上拉电阻器才能正常运行。MCF831xC 提供了一个连接到 AVDD 的内部上拉电阻器选项，可以通过将 PULLUP_ENABLE 设置为 1b 来启用该选项。如果 FG、nFAULT 信号需要 3.3V 以外的逻辑电平（MCU IO 电源轨），则需要将 PULLUP_ENABLE 设置为 0b，并需要连接一个外部上拉电阻器以上拉到所需的电压电平。

nFAULT 和 FG IO 等效电路图 4-7 nFAULT 和 FG IO 等效电路

使用时，这些引脚需要上拉（内部或外部）至所需的逻辑电平。

未使用时，这些引脚需要悬空。

注： FG、nFAULT 的内部上拉电阻器仅在 MCF831xC 中提供，在 MCF831xA 中不提供。在 MCF831xA 中，FG 需要外部上拉至 AVDD（即使未使用）才能正常运行。
表 4-3 MCF831xC IO 引脚建议
引脚 使用时的建议 未使用时的建议
SPEED
BRAKE，DIR，DRVOFF
EXT_WD，EXT_CLK
SCL，SDA
nFAULT，FG
DACOUT