ZHCACX0D September   2024  – October 2025 AM2431 , AM2432 , AM2434 , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
    1. 1.1 开始定制电路板设计之前的准备工作
    2. 1.2 处理器特定 SDK
    3. 1.3 外设电路实现 — 处理器系列间的兼容性
    4. 1.4 选择所需的处理器 OPN（可订购器件型号）
      1. 1.4.1 紧耦合存储器 (TCM) 的可用性
      2. 1.4.2 处理器对安全引导和功能安全的支持
    5. 1.5 技术文档
      1. 1.5.1 更新的 EVM 或 SK 原理图（添加了设计、审阅和 Cad 注释）
      2. 1.5.2 TI.com 上的配套资料，处理器产品页面
      3. 1.5.3 原理图设计指南和原理图审阅检查清单 — 特定处理器系列用户指南
      4. 1.5.4 硬件设计注意事项用户指南更新
      5. 1.5.5 支持定制电路板设计的处理器和外设相关常见问题解答
    6. 1.6 定制电路板设计文档
    7. 1.7 定制电路板设计期间与处理器和处理器外设设计相关的疑问
  5. 2 定制电路板设计方框图
    1. 2.1 开发定制电路板设计方框图
    2. 2.2 配置引导模式
    3. 2.3 配置处理器引脚功能（PinMux 配置）
  6. 3 电源
    1. 3.1 电源架构
      1. 3.1.1 集成式电源架构
      2. 3.1.2 分立式电源架构
    2. 3.2 处理器电源轨（工作电压）
      1. 3.2.1 内核电源
      2. 3.2.2 外设电源
      3. 3.2.3 IO 组（处理器）电源的双电压 IO 电源
      4. 3.2.4 用于 SD 卡接口的集成 LDO（动态电压切换双电压电源）
      5. 3.2.5 VPP（eFuse ROM 编程）电源
      6. 3.2.6 IO 组（处理器）IO 电源的内部 LDO
    3. 3.3 电源滤波
    4. 3.4 电源去耦和大容量电容
      1. 3.4.1 PDN 目标阻抗说明
    5. 3.5 电源时序
    6. 3.6 电源诊断（使用处理器支持的外部输入电压监控器）
    7. 3.7 电源诊断（使用外部监控电路（器件）进行监控）
    8. 3.8 定制电路板电流要求估算和电源尺寸确定
  7. 4 处理器时钟（输入和输出）
    1. 4.1 处理器时钟（外部晶体或外部振荡器）
      1. 4.1.1 未使用的时钟输入
      2. 4.1.2 MCU_OSC0 晶体选择
      3. 4.1.3 LVCMOS 兼容数字时钟输入源
    2. 4.2 处理器时钟输出
      1. 4.2.1 观察时钟输出
    3. 4.3 时钟树工具
  8. 5 JTAG（联合测试行动组）
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
        1. 5.1.1.1 BSDL 文件
      2. 5.1.2 JTAG/仿真的实现
      3. 5.1.3 JTAG 接口信号的连接建议
      4. 5.1.4 调试引导模式和边界扫描兼容性
  9. 6 配置（处理器）和初始化（处理器和器件）
    1. 6.1 处理器复位
    2. 6.2 处理器引导模式配置输入的锁存
    3. 6.3 附加器件的复位
    4. 6.4 看门狗计时器
  10. 7 处理器 — 外设连接
    1. 7.1  支持的处理器内核和 MCU 内核
    2. 7.2  跨域选择外设
    3. 7.3  存储器控制器 (DDRSS)
      1. 7.3.1 处理器 DDR 子系统和器件寄存器配置
      2. 7.3.2 DDRSS 的校准电阻器连接
      3. 7.3.3 附加存储器件 ZQ 和 Reset_N（存储器件复位）连接
    4. 7.4  媒体和数据存储接口（MMC0、MMC1、OSPI0/QSPI0和 GPMC0）
    5. 7.5  以太网接口
      1. 7.5.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G0)
      2. 7.5.2 可编程实时单元和工业通信子系统 - 千兆位 (PRU_ICSSG)
    6. 7.6  通用串行总线 (USB) 子系统
    7. 7.7  外围组件快速互连 (PCIe) 子系统
    8. 7.8  通用连接外设
      1. 7.8.1 内部集成电路 (I2C) 接口
    9. 7.9  模数转换器 (ADC0)
      1. 7.9.1 AM64x、AM243x SR2.0 ADC 勘误表的变更摘要（仅供参考）
    10. 7.10 不使用时处理器电源引脚、IO 和外设的连接
      1. 7.10.1 外部中断 (EXTINTn)
      2. 7.10.2 RSVD 预留引脚（信号）
    11. 7.11 EVM 或 SK 特定电路实现（重复使用）
  11. 8 处理器 IO（LVCMOS 或 SDIO 或开漏、失效防护型 IO 缓冲器）的接口连接及仿真
    1. 8.1 IBIS 模型
    2. 8.2 IBIS-AMI 模型
  12. 9 处理器电流消耗和散热分析
    1. 9.1 功耗估算
      1. 9.1.1 AM64x
      2. 9.1.2 AM243x
    2. 9.2 不同电源轨的最大电流额定值
      1. 9.2.1 AM64x
      2. 9.2.2 AM243x
    3. 9.3 支持的器件功耗状态
    4. 9.4 热设计指南
      1. 9.4.1 热量模型
      2. 9.4.2 电压热管理模块 (VTM)
  13. 10原理图：采集、录入和审阅
    1. 10.1 定制电路板设计无源元件和值选择
    2. 10.2 定制电路板设计电子计算机辅助设计 (ECAD) 工具注意事项
    3. 10.3 定制电路板设计原理图捕获
    4. 10.4 定制电路板设计原理图审阅
  14. 11布局规划、布局、布线指南、电路板层和仿真
    1. 11.1 PCB 设计迂回布线
      1. 11.1.1 AM64x
      2. 11.1.2 AM243x
    2. 11.2 DDR 设计和布局指南
    3. 11.3 高速差分信号布线指南
    4. 11.4 处理器特定 EVM 或 SK 电路板布局
    5. 11.5 定制电路板层数和层堆叠
      1. 11.5.1 仿真建议
    6. 11.6 DDR-MARGIN-FW
    7. 11.7 运行电路板仿真时应遵循的步骤参考
    8. 11.8 适用于处理器的软件开发培训 (Academy)
  15. 12定制电路板组装和测试
    1. 12.1 定制电路板启动提示和调试指南
  16. 13处理器（器件）处理和组装
    1. 13.1 处理器（器件）焊接建议
      1. 13.1.1 其他参考内容
  17. 14参考资料
    1. 14.1 AM64x
    2. 14.2 AM243x
    3. 14.3 通用
  18. 15术语
  19. 16修订历史记录

7.4 媒体和数据存储接口（MMC0、MMC1、OSPI0/QSPI0和 GPMC0）

处理器系列支持两个 (x2) 多媒体卡/安全数字 (MMC/SD/SDIO)（8 位 + 4 位）实例。

MMC0 支持 8 位 eMMC（MMC0 接口符合 JEDEC eMMC 电气标准 v5.1 (JESD84-B51)）接口。处理器内部实现的 eMMC 接口是一个专用的硬宏 PHY。AM64x 数据表的引脚属性（ALV 封装）表和 AM243x 数据表的引脚属性（ALV、ALX 封装）表中的多路复用器模式、DSIS 和复位后的多路复用模式列均为空白，因为引脚（接口）是通过硬宏 PHY 实现的（不支持引脚多路复用）。有关支持的速度，请参阅器件特定数据表的 MMC0 - eMMC 接口 一节。根据 JEDEC 标准，eMMC 接口所需的上拉电阻器在处理器 eMMC 硬宏 PHY 内部实现。

有关 eMMC 存储器接口的更多信息，请参阅以下常见问题解答：

[常见问题解答] AM625/AM623/AM620-Q1/AM62L/AM64x/ AM243x (ALV)/AM62Ax/AM62D-Q1/AM62Px 定制电路板硬件设计的设计建议/常见错误 — eMMC 存储器接口

有关 eMMC 在没有传输时暂停时钟功能的信息，请参阅以下常见问题解答：

[常见问题解答] AM625/AM623/AM620-Q1/AM625-Q1/AM625SIP：读写操作完成后，eMMC 时钟是否保持？

常见问题解答是通用的，也可用于 AM64x 和 AM243x 处理器系列。

如需连接未使用的 MMC0 接口信号，请参阅器件特定数据表的引脚连接要求一节。

注：

AM243x ALX 封装不支持 eMMC MMC0 接口。

处理器系列支持一个可配置为 SD 卡接口的外设实例 MMC1。建议使用 MMC1 来实现 SD 卡接口，因为 MMC1 支持 SD 卡启动模式。MMC1 CLK、CMD 和 DAT[3:0] 信号功能通过由 VDDSHV5（参考）供电的引脚上的 SDIO 缓冲器实现，可在 3.3V 或 1.8V（动态切换）下运行，MMC1 SDCD 和 SDWP 信号功能通过由 VDDSHV0（参考）供电的引脚上的 LVCMOS 缓冲器实现，可在 1.8V 或 3.3V 下运行。当 SD 卡的 IO 工作电压更改以支持 UHS-I SD 卡时，不建议更改主机的 MMC1_SDCD 和 MMC1_SDWP 输入的逻辑状态。

必须在处理器外部实现符合 SD 卡规范的 SD 卡接口所需的拉电阻。建议为靠近存储器时钟输入引脚的时钟输入使用外部下拉电阻。在 MMC1 被配置用于嵌入式 SDIO 接口的应用场景中，SDIO 接口所需的上拉电阻（根据需要，并需验证所连接设备的推荐要求，包括所支持的上拉）必须在处理器外部实现。建议为靠近存储器时钟输入引脚的时钟输入使用外部下拉电阻（根据需要，验证所连接器件的建议，包括支持的拉电阻）。

有关更多信息，请参阅以下常见问题解答：

[常见问题解答] AM625/AM623/AM620-Q1/AM62L/AM64x/ AM243x (ALV)/AM62Ax/AM62D-Q1/AM62Px 定制电路板硬件设计的设计建议/常见错误 - SD 卡接口

[常见问题解答] AM62A7/AM62A3/AM62A1-Q1/AM62D-Q1：为什么 MMC1 由 VDDSHV0 和 VDDSHV5 这两个不同的电压电源供电？

[常见问题解答] AM62A7-Q1：如果未使用 SD 卡，如何连接引脚网络 VDDSHV4、VDDSHV5 和 VDDSHV6

常见问题解答是通用的，也可用于 AM64x 和 AM243x 处理器系列。

对于 MMC1、UHS-I SDR50、UHS-I SDR104 接收模式需要数据训练才能将数据捕获集中到数据有效窗口的中心。时序要求不固定为特定值。下表提供了 MMC1 时序模式所需的 DLL 软件配置设置：

器件特定数据表中所有时序模式的 MMC1 DLL 延迟映射。

有关更多信息，请参阅以下常见问题解答：

[常见问题解答] AM625/AM623/AM620-Q1/AM625-Q1/AM625SIP：UHS-I SDR104 接收模式时序

常见问题解答是通用的，也可用于 AM64x 和 AM243x 处理器系列。

处理器系列支持一个 (x1) 可配置为 OSPI0 或 QSPI0 接口的八路串行外设接口 (OSPI0) 实例。建议按照 EVM 或 SK 原理图所述的实现方案将 OSPI0 接口连接到存储器器件（OSPI 或 QSPI）、为 OSPI0_CLK 添加串联电阻（用于控制可能的反射）、为 OSPI0_CLK 添加下拉电阻、为数据和 CS 信号添加上拉电阻，以及实现所连接存储器器件复位逻辑。OSPI0 支持连接到单个 (x1) 附加器件。

当需要支持引导功能时，请参阅器件特定 TRM，将支持的 CS（芯片选择）连接到附加存储器件。

OSPI0 支持两种数据捕获模式：PHY 模式和 Tap 模式。若要更好地了解支持的模式，请参阅器件特定数据表规格一章的时序和开关特性一节中的 OSPI、OSPI0 子部分。

注：

AM243x ALX 封装不支持 OSPI0 接口（支持 QSPI0 接口）。

有关 OSPI 或 QSPI 存储器接口的更多信息，请参阅以下常见问题解答：

[常见问题解答] AM625/AM623/AM620-Q1/AM62L/AM62A/AM62D-Q1/AM62P 定制电路板硬件设计的设计建议/常见错误 — OSPI/QSPI 存储器接口

[常见问题解答] Sitara/Jacinto 器件的 OSPI 常见问题解答

常见问题解答是通用的，也可用于 AM64x 和 AM243x 处理器系列。

该处理器系列（ALV 封装）支持一个 (x1) 通用存储器控制器 (GPMC) 接口。

注：

AM243x ALX 封装不支持 GPMC0 接口。

GPMC 接口支持连接不同类型的存储器和存储器接口配置。

有关支持的 GPMC 功能、各种访问类型以及可以与 GPMC 接口通信的各种外部器件，请参阅器件特定 TRM 的内存接口 一章中的通用内存控制器 (GPMC) 一节。有关支持的信号，请参阅器件特定 TRM 的 GPMC I/O 信号 一节，器件特定数据表的信号说明、GPMC MAIN 域 GPMC0 信号说明 一节。

GPMC 接口支持连接不同类型的存储器和存储器接口配置。

复位期间和复位后，处理器 IO 缓冲器关闭。建议为任何可能悬空的处理器 IO（存储器接口信号）使用并联拉电阻（以防止所连接的器件输入在主机驱动之前悬空）。

有关更多信息，请参阅器件特定 TRM 中外设一章的存储器接口部分。