ZHCACX0D September   2024  – October 2025 AM2431 , AM2432 , AM2434 , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
    1. 1.1 开始定制电路板设计之前的准备工作
    2. 1.2 处理器特定 SDK
    3. 1.3 外设电路实现 — 处理器系列间的兼容性
    4. 1.4 选择所需的处理器 OPN（可订购器件型号）
      1. 1.4.1 紧耦合存储器 (TCM) 的可用性
      2. 1.4.2 处理器对安全引导和功能安全的支持
    5. 1.5 技术文档
      1. 1.5.1 更新的 EVM 或 SK 原理图（添加了设计、审阅和 Cad 注释）
      2. 1.5.2 TI.com 上的配套资料，处理器产品页面
      3. 1.5.3 原理图设计指南和原理图审阅检查清单 — 特定处理器系列用户指南
      4. 1.5.4 硬件设计注意事项用户指南更新
      5. 1.5.5 支持定制电路板设计的处理器和外设相关常见问题解答
    6. 1.6 定制电路板设计文档
    7. 1.7 定制电路板设计期间与处理器和处理器外设设计相关的疑问
  5. 2 定制电路板设计方框图
    1. 2.1 开发定制电路板设计方框图
    2. 2.2 配置引导模式
    3. 2.3 配置处理器引脚功能（PinMux 配置）
  6. 3 电源
    1. 3.1 电源架构
      1. 3.1.1 集成式电源架构
      2. 3.1.2 分立式电源架构
    2. 3.2 处理器电源轨（工作电压）
      1. 3.2.1 内核电源
      2. 3.2.2 外设电源
      3. 3.2.3 IO 组（处理器）电源的双电压 IO 电源
      4. 3.2.4 用于 SD 卡接口的集成 LDO（动态电压切换双电压电源）
      5. 3.2.5 VPP（eFuse ROM 编程）电源
      6. 3.2.6 IO 组（处理器）IO 电源的内部 LDO
    3. 3.3 电源滤波
    4. 3.4 电源去耦和大容量电容
      1. 3.4.1 PDN 目标阻抗说明
    5. 3.5 电源时序
    6. 3.6 电源诊断（使用处理器支持的外部输入电压监控器）
    7. 3.7 电源诊断（使用外部监控电路（器件）进行监控）
    8. 3.8 定制电路板电流要求估算和电源尺寸确定
  7. 4 处理器时钟（输入和输出）
    1. 4.1 处理器时钟（外部晶体或外部振荡器）
      1. 4.1.1 未使用的时钟输入
      2. 4.1.2 MCU_OSC0 晶体选择
      3. 4.1.3 LVCMOS 兼容数字时钟输入源
    2. 4.2 处理器时钟输出
      1. 4.2.1 观察时钟输出
    3. 4.3 时钟树工具
  8. 5 JTAG（联合测试行动组）
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
        1. 5.1.1.1 BSDL 文件
      2. 5.1.2 JTAG/仿真的实现
      3. 5.1.3 JTAG 接口信号的连接建议
      4. 5.1.4 调试引导模式和边界扫描兼容性
  9. 6 配置（处理器）和初始化（处理器和器件）
    1. 6.1 处理器复位
    2. 6.2 处理器引导模式配置输入的锁存
    3. 6.3 附加器件的复位
    4. 6.4 看门狗计时器
  10. 7 处理器 — 外设连接
    1. 7.1  支持的处理器内核和 MCU 内核
    2. 7.2  跨域选择外设
    3. 7.3  存储器控制器 (DDRSS)
      1. 7.3.1 处理器 DDR 子系统和器件寄存器配置
      2. 7.3.2 DDRSS 的校准电阻器连接
      3. 7.3.3 附加存储器件 ZQ 和 Reset_N（存储器件复位）连接
    4. 7.4  媒体和数据存储接口（MMC0、MMC1、OSPI0/QSPI0和 GPMC0）
    5. 7.5  以太网接口
      1. 7.5.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G0)
      2. 7.5.2 可编程实时单元和工业通信子系统 - 千兆位 (PRU_ICSSG)
    6. 7.6  通用串行总线 (USB) 子系统
    7. 7.7  外围组件快速互连 (PCIe) 子系统
    8. 7.8  通用连接外设
      1. 7.8.1 内部集成电路 (I2C) 接口
    9. 7.9  模数转换器 (ADC0)
      1. 7.9.1 AM64x、AM243x SR2.0 ADC 勘误表的变更摘要（仅供参考）
    10. 7.10 不使用时处理器电源引脚、IO 和外设的连接
      1. 7.10.1 外部中断 (EXTINTn)
      2. 7.10.2 RSVD 预留引脚（信号）
    11. 7.11 EVM 或 SK 特定电路实现（重复使用）
  11. 8 处理器 IO（LVCMOS 或 SDIO 或开漏、失效防护型 IO 缓冲器）的接口连接及仿真
    1. 8.1 IBIS 模型
    2. 8.2 IBIS-AMI 模型
  12. 9 处理器电流消耗和散热分析
    1. 9.1 功耗估算
      1. 9.1.1 AM64x
      2. 9.1.2 AM243x
    2. 9.2 不同电源轨的最大电流额定值
      1. 9.2.1 AM64x
      2. 9.2.2 AM243x
    3. 9.3 支持的器件功耗状态
    4. 9.4 热设计指南
      1. 9.4.1 热量模型
      2. 9.4.2 电压热管理模块 (VTM)
  13. 10原理图：采集、录入和审阅
    1. 10.1 定制电路板设计无源元件和值选择
    2. 10.2 定制电路板设计电子计算机辅助设计 (ECAD) 工具注意事项
    3. 10.3 定制电路板设计原理图捕获
    4. 10.4 定制电路板设计原理图审阅
  14. 11布局规划、布局、布线指南、电路板层和仿真
    1. 11.1 PCB 设计迂回布线
      1. 11.1.1 AM64x
      2. 11.1.2 AM243x
    2. 11.2 DDR 设计和布局指南
    3. 11.3 高速差分信号布线指南
    4. 11.4 处理器特定 EVM 或 SK 电路板布局
    5. 11.5 定制电路板层数和层堆叠
      1. 11.5.1 仿真建议
    6. 11.6 DDR-MARGIN-FW
    7. 11.7 运行电路板仿真时应遵循的步骤参考
    8. 11.8 适用于处理器的软件开发培训 (Academy)
  15. 12定制电路板组装和测试
    1. 12.1 定制电路板启动提示和调试指南
  16. 13处理器（器件）处理和组装
    1. 13.1 处理器（器件）焊接建议
      1. 13.1.1 其他参考内容
  17. 14参考资料
    1. 14.1 AM64x
    2. 14.2 AM243x
    3. 14.3 通用
  18. 15术语
  19. 16修订历史记录

5.1.3 JTAG 接口信号的连接建议

有关连接 JTAG 接口信号的连接建议，请参阅器件特定数据表中端子配置和功能一章的引脚连接要求部分。

注：

建议始终为处理器 JTAG 信号提供 TP 配置，以便能够连接到外部 JTAG（当 JTAG 接口不是定制电路板设计的一部分时）接口信号或调试程序。建议根据处理器特定数据表的引脚连接要求一节在处理器 JTAG 信号附近添加建议的上拉电阻。建议添加外部 ESD 保护配置，并在使用 JTAG 接口时安装 ESD 元件。