ZHCACP5A september   2021  – may 2023 AFE7900 , AFE7920 , AFE7950

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
    1. 1.1 重点产品
    2. 1.2 器件环回模式
      1. 1.2.1 ADC 至 DAC JESD 环回
      2. 1.2.2 ADC 至 DAC 低延迟环回
  5. 2测试和结果
    1. 2.1 测试方法
      1. 2.1.1 硬件设置
        1. 2.1.1.1 ADC 至 DAC JESD 环回
        2. 2.1.1.2 ADC 至 DAC 低延迟环回
      2. 2.1.2 GUI 设置
        1. 2.1.2.1 ADC 至 DAC JESD 环回
        2. 2.1.2.2 ADC 至 DAC 低延迟环回
      3. 2.1.3 测试条件
      4. 2.1.4 测试结果
        1. 2.1.4.1 ADC 至 DAC JESD 环回
          1. 2.1.4.1.1 JESD 122.88MSPS
          2. 2.1.4.1.2 JESD 184.32MSPS
          3. 2.1.4.1.3 JESD 245.76MSPS
          4. 2.1.4.1.4 JESD 368.64MSPS
          5. 2.1.4.1.5 JESD 491.52MSPS
        2. 2.1.4.2 ADC 至 DAC 低延迟环回
  6. 3结论
  7. 4参考文献
  8. 5修订历史记录

2.1.2.1 ADC 至 DAC JESD 环回

AFE 支持通过内部 JESD 块进行 RX ADC 至 DAC 环回。这可以通过将 jesdLoopBackEn 位设置为 True 来启用。以下是使用此功能时需要满足的条件。

  1. ADC 和 DAC 接口速率必须相同。
  2. RX 和 TX 的 JESD 设置和通道速率必须相同。
  3. RxA 必须环回到 TXA，RXB 必须环回到 TXB，依此类推。
  4. 环回模式使用如图 2-3 所示的复选框启用。
    GUID-20210810-SS0I-BTHM-DLNG-FVLGBZMHWWHV-low.png图 2-3 ADC 至 DAC JESD 环回使能模式