ZHCACP5A september   2021  – may 2023 AFE7900 , AFE7920 , AFE7950

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
    1. 1.1 重点产品
    2. 1.2 器件环回模式
      1. 1.2.1 ADC 至 DAC JESD 环回
      2. 1.2.2 ADC 至 DAC 低延迟环回
  5. 2测试和结果
    1. 2.1 测试方法
      1. 2.1.1 硬件设置
        1. 2.1.1.1 ADC 至 DAC JESD 环回
        2. 2.1.1.2 ADC 至 DAC 低延迟环回
      2. 2.1.2 GUI 设置
        1. 2.1.2.1 ADC 至 DAC JESD 环回
        2. 2.1.2.2 ADC 至 DAC 低延迟环回
      3. 2.1.3 测试条件
      4. 2.1.4 测试结果
        1. 2.1.4.1 ADC 至 DAC JESD 环回
          1. 2.1.4.1.1 JESD 122.88MSPS
          2. 2.1.4.1.2 JESD 184.32MSPS
          3. 2.1.4.1.3 JESD 245.76MSPS
          4. 2.1.4.1.4 JESD 368.64MSPS
          5. 2.1.4.1.5 JESD 491.52MSPS
        2. 2.1.4.2 ADC 至 DAC 低延迟环回
  6. 3结论
  7. 4参考文献
  8. 5修订历史记录

1.2.2 ADC 至 DAC 低延迟环回

AFE79xx 还支持内部模拟环回，如 图 1-2 所示，无需内部 JESD 接口。快速环回已经通过以下方式进行了测试：使用矢量网络分析器驱动 RX 反馈通道以获得增益和群延迟，并将 12GSPS DAC 输出与内部 NCO 连接，以实现信号带宽的最低延迟。此模式下禁用了内部抖动。带宽在 3.4GHz 的信号音调上测量，以演示 5G N78 频带的环回功能。该器件还可以通过相应地调整外部匹配电路来针对不同频带进行配置。

GUID-20210805-CA0I-LHJD-MTRG-5BLGPL1FDPBK-low.svg图 1-2 ADC 至 DAC 低延迟环回