AFE79xx 作为单芯片宽带中继器解决方案
摘要
本应用手册介绍了 AFE79xx TI 收发器的环回功能。本应用手册重点介绍了 AFE79xx 作为本地单芯片中继器功能的特性和性能，该功能可以使用正常 RX、TX 对来实现低延迟信号环回，以及使用 RX 反馈和 TX 对来实现快速信号环回。
本应用手册包含以下要点。
- 了解和配置 AFE79xx 的内部环回 JESD 和快速环回模式。
- 测量不同数据速率下的群延迟和增益响应，突出显示了低于 2us 的最小延迟和所应用宽带频谱带宽的平坦通带响应。
- 测量快速反馈模拟环路响应群延迟，为在宽带宽 (1GHz) 中继器信号链应用中要求最低延迟的应用实现低于 50ns 的群延迟响应
商标
Other TMs
1 引言
移动通信中通过部署多频带射频中继器，将基站的覆盖范围扩展到基站尚未覆盖的区域。该中继器需要在不影响信号质量的情况下自行运行，并以最低的群延迟重新传输信号。
本应用手册重点介绍了 AFE79xx 器件内环回特性功能，以演示中继器功能的用例。其固有的单芯片运行无需外部 FPGA 或 JESD 链路建立，即可实现高瞬时带宽和最低延迟，能够满足射频中继器产品的规格要求。
1.1 重点产品
AFE79xx 是一系列高性能、高带宽、多通道收发器，集成了四个射频采样发送器链、四个射频采样接收器链和多达两个射频采样数字化辅助链（反馈路径）。发送器链和接收器链的高动态范围使器件可以从无线基站生成和接收 3G、4G 和 5G 信号，而 AFE79xx 器件的高带宽能力适用于多频带 4G 和 5G 基站。每个接收器链均包含一个 25dB 范围的数字步进衰减器 (DSA)，后跟一个 3GSPS 模数转换器 (ADC)。单通道或双通道数字下变频器 (DDC) 提供了高达 600MHz 的组合信号带宽。在 TDD 模式下，接收器通道经过配置可在流量接收器 (TDD RX) 和宽带反馈接收器 (TDD FB) 间动态切换，能够重复使用同一模拟输入来实现两种用途。每个发送器链均包含一个单通道或双通道数字上变频器 (DUC)，支持最高 1200MHz 的组合信号带宽。
1.2 器件环回模式
1.2.1 ADC 至 DAC JESD 环回
AFE79xx 支持内部数字 JESD 环回，如图 1-1 所示，无需外部 STX 和 SRX 通道连接。内部 20 位数字流环回已通过以下方式进行了测试：使用矢量网络分析器驱动 RXD 以获得增益和群延迟参数图，并使用 12GSPS 的 DAC 输出和 122.88MSPS 至 491.52MSPS 的多个 JESD 数据速率。带宽在 3.4GHz 的信号音调上测量，以演示 5G N78 频带的环回功能。该器件还可以通过相应地调整外部匹配电路来针对不同频带进行配置。
图 1-1 ADC 至 DAC JESD 环回数据表“开关特性”突出显示了不同 SERDES 速率下预期延迟与内部时钟周期之间的函数关系，如表 1-1 所示。
整体延迟是由于匹配元件、RX 输入到 JESD 输出延迟、JESD 到 TX 输出延迟和 VNA 内部延迟而在信号路径中引入的总延迟。
以 122.88MSPS 为例，AFE79xx 在 122.88MHz 时的总内部延迟为 189 个时钟周期，约为 1.53us。借助外部匹配元件，我们可以实现低于 2us 的群延迟响应。
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | ||
|---|---|---|---|---|---|---|---|
| TX 通道延迟 | |||||||
| 串行器/解串器接收器模拟延迟 | 全速率 | 2.8 | ns | ||||
| JESD 到 TX 输出延迟 | LMFSHd = 2-8-8-1，368.64MSPS 输入速率，24 倍插值，Serdes 速率 = 16.22Gbps (JESD204C) | 152 | 接口时钟周期 | ||||
| LMFSHd = 8-16-4-1，491.52MSPS 输入速率，24 倍插值，串行器/解串器速率 = 16.22Gbps (JESD204C) | 176 | ||||||
| LMFSHd = 4-16-8-1，245.76MSPS 输入速率，48 倍插值，串行器/解串器速率 = 16.22Gbps (JESD204C) | 124 | ||||||
| LMFSHd = 2-16-16-1，122.88MSPS 输入速率，96 倍插值，串行器/解串器速率 = 16.22Gbps (JESD204C) | 97 | ||||||
| RX 通道延迟 | |||||||
| 串行器/解串器发送器模拟延迟 | 3.6 | ns | |||||
| RX 输入到 JESD 输出延迟 | LMFS = 2-8-8-1，368.64MSPS，8 倍抽取，串行器/解串器速率 = 16.22Gbps (JESD204C) | 118 | 接口时钟周期 | ||||
| LMFS = 2-16-16-1，122.88MSPS，24 倍抽取，串行器/解串器速率 = 16.22Gbps (JESD204C) | 92 | ||||||
| LMFS = 4-16-8-1，245.76MSPS，12 倍抽取，串行器/解串器速率 = 16.22Gbps (JESD204C) | 108 | ||||||
| LMFS = 4-8-4-1，491.52MSPS，6 倍抽取，串行器/解串器速率 = 16.22Gbps (JESD204C) | 153 | ||||||
| FB 通道延迟 | |||||||
| 串行器/解串器发送器模拟延迟 | 3.6 | ns | |||||
| FB 输入至 JESD 输出延迟 | LMFS=1-2-8-1，368.64MSPS，8 倍抽取 | 151 | 接口时钟周期 | ||||
| LMFS=2-4-4-1，491.52MSPS，6 倍抽取 | 177 | ||||||
1.2.2 ADC 至 DAC 低延迟环回
AFE79xx 还支持内部模拟环回，如 图 1-2 所示，无需内部 JESD 接口。快速环回已经通过以下方式进行了测试：使用矢量网络分析器驱动 RX 反馈通道以获得增益和群延迟，并将 12GSPS DAC 输出与内部 NCO 连接，以实现信号带宽的最低延迟。此模式下禁用了内部抖动。带宽在 3.4GHz 的信号音调上测量，以演示 5G N78 频带的环回功能。该器件还可以通过相应地调整外部匹配电路来针对不同频带进行配置。
图 1-2 ADC 至 DAC 低延迟环回