2 SR 导通沿优化

图 2-1 显示了 C2000 和 UCD7138 的系统图。通常，数字控制方案将使 SR 导通沿与初级侧 PWM 一致，并进一步将上升沿延迟增加到 SR PWM 信号中。然而，由于体二极管导通时间较长，固定延迟或大于所需上升沿延迟无法提供最佳效率。实际上，使用 UCD7138 可以在CTRL 引脚悬空或连接至逻辑高电平 (3.3V)的情况下从本质上优化导通沿。

图 2-2 显示了使用 UCD7138 的导通沿优化方案。IN 是数字控制器（如 C2000）的栅极驱动器输入命令信号，OUT 是 SR 栅极驱动器输出信号。DTC 引脚是体二极管导通检测器输出，当 SR MOSFET 的体二极管导通时，DTC 引脚为低电平。

实际的栅极导通时序同时由数字控制器输出 IN 和 DTC 控制。只有当 IN 为高电平时，才可以开启 OUT。如果 DTC 在 IN 上升沿已经为低电平，应立即开启栅极驱动器输出；如果 DTC 在 IN 上升沿仍为高电平，则在到达 DTC 下降沿后立即开启栅极驱动器输出。然而，栅极关断沿仅由 IN 决定。栅极在 IN 下降沿立即被关闭。

因此，为了确保自由优化导通沿，用户只需将 IN 的上升沿设置为与带 C2000 的初级侧 PWM 相同。