ZHCABI1B February   2022  – January 2024 AM2434 , AM6411 , AM6412 , AM6421 , AM6441 , AM6442

 

  1.   摘要
  2.   2
  3.   商标
  4. 1简介
  5. 2处理器内核基准测试
    1. 2.1 Dhrystone
    2. 2.2 三角函数
  6. 3计算和存储系统基准测试
    1. 3.1 存储器带宽和延迟
      1. 3.1.1 LMBench
      2. 3.1.2 STREAM
      3. 3.1.3 Cortex-R5 存储器存取延迟
    2. 3.2 CoreMark®-Pro
    3. 3.3 快速傅里叶变换
    4. 3.4 加密基准测试
  7. 4应用基准测试
    1. 4.1 机器学习推理
    2. 4.2 场定向控制 (FOC) 环路
    3. 4.3 使用 BCDMA 时的 PCIE 到 DDR 性能
      1. 4.3.1 测试设置
      2. 4.3.2 结果和观察
    4. 4.4 使用 BCDMA 时的 DDR 到 DDR 性能
      1. 4.4.1 测试设置
      2. 4.4.2 结果和观察
  8. 5参考文献
  9. 6修订历史记录

4.4.2 结果和观察

本节提供使用 UDMA 通道进行 DDR 到 DDR 数据复制的测试结果和观察。

缓冲区大小（字节）
  • DDR 到 DDR (UDMA) 传输带宽（兆位/秒）
1 个 BCDMA 通道 2 个 BCDMA 通道 4 个 BCDMA 通道 8 个 BCDMA 通道 16 个 BCDMA 通道
1 1.143 1.6 2.13 2.06 1.80
2 5.33 6.4 5.33 4.74 3.88
4 8 12.8 10.67 9.85 7.88
8 16 21.33 23.27 18.96 15.51
16 42.67 42.67 46.54 39.38 31.51
32 85.33 85.33 93.09 75.85 63.01
64 170.67 204.8 170.67 157.54 124.12
128 256 341.33 341.33 341.33 282.48
256 512 585.14 630.15 655.36 555.39
512 1024 1170.28 1489.45 1424.69 1285.02
1024 1638.4 2048 2730.67 2520.61 2520.61
2048 2340.57 2978.91 3640.89 4369.07 3236.34
4096 3276.8 4369.07 4681.14 5041.23 3615.78
8192 4096 5698.79 4946.11 4946.11 4017.53
16384 4681.14 6898.52 5140.08 5190.97 4136.39
32768 4946.11 7710.12 5322.72 5165.40 4181.76

图 4-6 显示了使用 BCDMA 通道时 DDR 到 DDR 的读取性能曲线。

1 个 BCDMA 通道被称为 1 TRPD。

此处显示的数据范围从 40B 到 1600B 不等，可实现清晰的可视化效果。

GUID-6902C7C9-5413-499B-B115-6C716B862D81-low.png图 4-6 DDR 性能图

观察结果：

4 个并行 DMA 传输可实现最大吞吐量，进一步添加通道将会有效果，但不会增加吞吐量。